Устройство для воспроизведения функций Советский патент 1979 года по МПК G06F17/10 

Изобретение относится к обпасти.вычислительной техники и может найти применение в телеметрических информациовно-измерительных системах, в вычиспа тельных управляющих комплексах. Известно устройство l| , содержащее входной преобразователь, преобразователь амплитуды напряжения во времен бой интервал, преобразователь временно- го интервала в число импульсов. Входная величина с помощью преобразователя формируется в виде соответствующего напряжения, амплитуда которого затем преобра зуегся в сигнал с широтно-импул1; сной модуляцией (ШИМ). Импульсы поступают на переключающее устройство, которое э& Iпирается в течение интервала времени, пропорционального напряжению преобразуемого сигнала. К переключающему устрой ству подключена схема, которая изменяет .чаЬтоту импульсной последовательности, поступающей на пергжлючаюшее ycTpolJcTво, при поступлении, на это устройство каждого из нескоаысих определенных чисел импульсов. Недостатком устройства является наличие .ограничения на инструментальную погрешность, что обусловлено используемыми аналоговыми элементами. Известно также устройство 2 , реализующее множительно-тангенсные функ- ции с использованием Ьремя-импульснбго представления информации, методов аппроксимации и построенное на цифровой элементной базе. Оно содержит блок преобразователей, блок памяти коэффициентов, .устройство управления, операционный- блок и за шестнадцать тактов вырабатьтвает требуемую множнтельно-тангенсную зависимость с учетом соответствующих коэффициентов. Недостатками этого устройства являются низкая помехоустойчивость из-за отсутствия оператора усреднения при наличии большого количества обраб атываемых частотно-импульсных сигналов, сложность а невысокая надежность. Наиболее близким по технической сущности к изобретению является устройство для воспроизведения функций, содержащее три реверсивных счетчика импульсов, два Элемента И, элемент НЕ, дваШ№Чёскйх блбка умножения, два двоичных умножителя. Причем первый и второй входы пер ёдго йвойчйогчэ умножителя соединены собтвётс венно с выходом первого реверсивного счетчика импульсов и с первым Входом устройства, первый и второй входы второго двоичного умножителя соединёны соответствейно с выходом второго реверсивного счетчика импульсов и с вторым входом устройства, первый выход первого двоичногч) умножителя подключен к суммирующему входу третьего реверсив кого счетчика, импульсов, выход которого является выходом устройства, выхода пер вОго логического блоки умножения соединен с первым входом первого элемента И, выход которого подключен к суммирующему входу первого реверсивного счетчика импульсов, выход второго логическо го блока умножения соединен с первым входом второIX) элемента И, выход которого подключен к суммирующему входу второго реверсивного счетчика импульсов, третий вход устройства соединен с вторы входом первого элемента И и входом эле г (внта НЕ, выход которого подключен к второму входу второго элемента И з . Такое устройство воспроизводит множительную, тангенсную и множительнотангенсную функции, основываясь напринципе автематической койШнсЩий частотно;-ймпульснь1х последовательностей реализуемом с помощью отрицательной обратной связи. Его недостатками являются сложность и невысокая надежность, обусловленные наличием двух комбинационных сумматоров-вычитатепей и большим количеством счетчиков, Цедью изобретения является упрощение и повьпиение надежности устройства. Это достигается тец, что устройство дополнительно содержит третий и четвертый логические блоки умножения, третий, четвертый, пятый, и шестой элементы И, два элемента ИЛИ, выходы которых соединены соответственно с вычитающими входами первого и BTOjxjro реверсивных счетчиков импульсов.. Причем выход первого- реверсив1юго счетчика импульсов соединен с первым входом третьего логи . ческого блока умножения, выход второго реверсивного счетчика импушлов - с пер вым входом четвертого логического блока 5 умножения, выход третьего реверсивного счетчика импульсов - с первым входом второго логического блока умножения, первый вход первого логического блока умножениясоединен с етвертым входом устройства, вторые входы первого, второго и четвертого логических блоков умножения соединены с вторым выходом первого двоичного умножителя, второй вход . третьего логического блока умножения подключен к первому выходу второго двоичного умножителя.При этом первЬ1е входы третьего, четвертого, пятого и шестоо элементов И соединены соЬтветственно первым выходом первого Двоичного умножителя, с выходом третьего логического блока умножения, с выходом четвертого логического блока умножения и с вторым выходом второго двоичного умножителя, вторьте в5со.цы третьего и шестого элементов И соединень с вторым входом первого элемента И, вторые входы четвертого и пятого элементов И - с вторым входом второго элемента И, выходы третьего и четвертого элементов И подключены к входам первого элемента ИЛИ, выходы цятого и шестого элементов И - к вхо-. дам второго элемента ИЛИ, выход четверTOIXJ логического блока умножения соединен с вычитающим входом третьего реверсивного счетчика импульсов. В описьгоаемом устройстве обеспечивается осуществление ШИМ импульсных последовательностей не только по суммирующим входам первых двух счетчиков, но и iiO Вычитающим и использование появляющейся возможности простого поочередного суммирования импульсных последовательностей, а не кодов. При этом удается отказаться от использования двух комбинационных сумматоров-вычитателей и двух суммирующих счетчиков. На чертеже представлена блок-схема устройства. Устройство содержит реверсивные счётчики 1,2 и 3 импульсов, элементы И 4-9, элементы ИЛИ 10 и 11, элемент НЕ 12, логические блоки 13-16 умножения, двойганые умножители 17 и 18, , включающие соответственно счетчики 19 и 20 с вйходами, подключенными к логическим блокам 21 и 22, и имеет входы 23-26 и выход 27. Устройство работает следующим образом. Пусть в исходном состоянии реверсивные счетчики 1,2,3 находятся в нулевом состойнии, на вход 26 подается двоичный код, на вход 25 - ШИМ сигнал, а на входы 23 и 24 - опорные импульсные последовательности. Логические блоки 13, 14 и 16 умножения совместно со счетчиком 19 и логический блок 15 умножения совместнр с счетчиком 20 осуществляют линейное преобразование код -частота двоичных множи телей, т.е. на выходах этих логических блоков вырабатываются импульсные последовательности с частотами, средние значения которых пропорциональны соответствующим управляющим кодам. Первый же импульс, появившийся навыходе блока 13 в течение определенного интервала времени, проходит через элемент И 4 и записывается в реверсивный счетчик 1 импульсов. Двоичный умно.житель 17 начинает вырабатывать импульсную последовательность, так как управляющий им код с выхода счетчика 1 становится отличным от нуля. Выходная импульсная последовательность двоичного умножителя 17 поступает через элемент И 6 и элемент ИЛИ 10 на вычитающий вход реверсивного счетчика 1 и непрерывно на суммирующий вход реверсивного счетчика 3. Первый же импульс с выхода двоично1ч умножителя 17 записывае-гся в реверсивный счетчик 3, сделав его состояние отличным от нуля. Импульсная последовательность с выхода логического блока 15 умножения поступает в течение интервала времени, который образуете на выходе элемента 12, через элемент И 7 и элемент ИЛИ 10 на вычитающий вход реверсивного счетчика flj. После того как выходной код (выход 27 устройства) принимает ненулевое значение, первый же импульс, появившийся на выходе блока 14, проходит через элемент И 5 и записывается в реверсивный счетчик 2, делая его содержимое отличным от нуля. Тогда начинает вырабатывать импульсную последовательность двоичнйй умножитель 18. Эта импульсная последовательность в течение определенно го интервала времени поступает через элемент И 9 и элемент ИЛИ 11 на вычитающий вход счетчика 2.Кроме того, на этот же вход через элемент И 8 и элемент ИЛИ 11 поступает импульсная , цоспедовательность с выхода блока 16. Причем непрерывно эта последовательность подается на вычитающий вход реверсивного счетчика 3. 7 56 В основу построения устройства положен принцип автоматической компенсации частотно-импульсных последовательностей, реализуемый с помощью отрицательной обратной связи. В качестве-схемы сравнения последних, вырабатывающей сигнал рассогласования в контуре обратной связи, используется реверсивный счетчик 3. Он выполняет одновременно две операции: вычитание частот и интегрирование полученной разности с выдачей результата в виде двоичного кода. Здесь имеются три контура отрицательной обратной связи: два местных - на основе реверсивных счетчиков 1 и 2 и главнь1Й - на основе реверсивного счетчика .3. В прямой цепи главного контура находится функциональный узел на основе реверсивного счетчи- ка 1, а в обратной - функциональный узел на основе счетчика 2. Условием динамического равновесия схемы является равенство количества импульсов, пришедших на суммирующий и на вычита1бщий входы реверсивного счетчика 3 в течение периода Т ШИМ. Из этого условия находится функциональная связь между выходным кодом устройства и его входными цифровой и широтно-импульсной величинами, если предварительно определить функциональHbie характеристики. Функциональная характеристика устройства в общем йиде может быть представлена в виде: ы -N . . ci-e-jni e - gM-e) где - выходной код (код на выходе, 27 устройства); N - двоичный код, подаваемый на вход 26; 0 - ШИЛ1 сигнал, подаваемый ,на вход 25; - частоты опорных импульсных последовательностей, поступающих соответственно на входы 23 и 24. Формула изобретения Устройство для воспроизведения функций, содержащее три реверсивных счетчи- импульсов, два элементам, элемент НЕ, два логических блока умножения, два двоичных умножитиля, причем первьгй и второй входы первого двоичного умножителя.соединены соответственно с выходом i - ----- 70 пёрвоrb реверсивного счетчика импуni oB и с первым входом устройства, первый и Второй входы Второго двоичного умножителя соединены соответствен)1О выходом :вторЬ го 1р1ёШрсййо 1Т1 счетчшса иШульсов и с вторым входом устройства, первый JSbiKOu первого двоичного умножителя под-включен к суммирующему входу тре тьеГО рев ерсивного счетчика импульсов, выход кбтОрОго является выходом устройства, выход первого логического блока умножения соединен с первым входом первого элемейта И, выход которого подключен it суммирующему входу первого реверсивного счетчика импульсов, выход второго ло гического блока умножения соединен с первым входом-второго элемента И, выход которого подключен к суммирующему входу Второго реверсивного счетчика импульсов, третий вход устройства соединен с вторым входом первого элемента И и входом элеме.ита НЕ, выход которого под ключен к второму входу второго элемента И, о т л и ч а ю щ ееС я тёК1, 4fb, с цепью упрощения .устройства и пов Ь1щения его надежности, оно содержит третий и четвертый логические блоки умножексия, третий, четвертый, пятый и шестой элементы И, два элемента ИЛИ, ВЫхойЬ которых соединены соответственно с вычитающими Входами первого и В1ЮрогОреверсивных счетчиков импульсов. При этом первого реверсивного счетчика импульсов соединен с первым входом третьего логического блока умножения, выход второго реверсивного счетчика импульсов соединен с первым входом четвертого лог ического блока умножения, выход третьего реверсив.ного счетчика им пульсов соединен с первым входом Второго логического блоки умножения, первый бхОд Первого логическотх) блока умноже5ния соединен с четвертым входом устройства, вторые входы первого, второго и четвертого логических блоков умножения соединены с вторым выходом первого двоичного умножителя, второй вход третьего логического блока умножения подключен к первому выходу второго двоичного умножителя, первые входы третьего, четвертого, пятого и шестого элементов И со- единегаг соответственно с первым выходом первого двоичного умножителя, с выходом третьего логического блока умножения, с выходом четвертого логического блока умножения и с вторым выходом второго двоичного умножителя, вторые входы третьего и шестого элементов И соединены с вторым входом первого элемента И, BTOpfeie входы -четвертого и пятого элементов И соединеньг с вторым входОм второго элемента И, выходы третьего и четвертого элементов И подключены к Ьходам первого элемента ИЛИ, выходы пятого и шёсггого элементов И подключены к входам второго элемента ИЛИ, выход 1етвертого логического блока умножения соедийен с вычитающим входо м трётгьбго реверсивного счетчика импульсов. Источники информации, принятые бо внимание при экспертизе 1.Пате ет США № 3349390, кл. 340-347, 1967. 2.Локтюхин В. Н., Сдвижков А. И. Об одном принципе построения автоматического устройства определения сближения меридиан, Специализированные и комбинированные вычислительные устройства . Межвузовский сборник, вып. 4, Рязань, РРТИ, 1976, с. 108-113. 3.Авторское свидетельство СССР № 560233, кл. Q 06 F 15/34, 1975 {прототип).