Запоминающее устройство Советский патент 1979 года по МПК G11C21/00 

Изобретение относится к измерительной технике и может быть использовано для задержки во временислучайного сигнала, представленного в виде дискретных цифровых отсчетов.

Для определения расстояний широко применяются приборы, измеряющие функцию взаимной корреляции между двумя случайными процессами. Наиболее важным и занимаювднм, как правило, большую часть такого прибора звеном является устройство, обеспечивающее задержку одного случайного сигнала относительно другого 1.,

Однако, если при построении полярных коррелометров применение этих устройств давало удовлетворительные результат, то при построении цифровых коррелометров с их использованием схемам задержки присуищ такие недостатки, как низкая надежность и громоздкость.

Наиболее близким техническим решением к предложенному является запоминающее устройство, содержащее блок памяти на элементах задержки, информационный вход которого является входом устройства, первые управляющие BXO.WJ блока памяти соединены

с выходами первого регистра, выход блока памяти является выходом устройства, и генератор тактовой частоты 2 .

К недостаткам известного устройства относятся громоздкость, так как для организации буферной памяти приходится использовать много дополнительных корпусов .микросхем,

0 и низкая надежность, обусловленная тем, что через триггеры буферной памяти проходит вся задерживаемая информация.

5

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в устройство введены второй регистр и триггер, вход которого

0 соединен с выходом генератора тактовой частоты, выходы триггера подключены ко входам первого и второго регистров и входам запись-считывание блока памяти, выходы второго

5 регистра соединены со вторыми управляющими входами блока памяти.

Сущность изобретения поясняется чертежами, где на фиг. 1 изображена схема предложенного устройства, на

0 фиг, 2 временные диаграммыего работы. . Запоминающее устройство содержит блок 1.памяти, выполненный на элеьзентах задержки и состоящий из матриц 2(-2 п, информационный вход которого является входом 3-устройства первые и вторые управляющие входил 4( и 42 соединены с выходами регист ров 5 и б, а выход является выходом 7 устройства, а также генератор 8 тактовой частоты, соединенный с три гером 9, выходы которого связаны со взводами 10 запись-считывание блока 1 памяти . - ; Устройство работает следующим об разом, Тактовая частота с генератора 8 rfOdTi naeT на счетны1й вход триггё за 9, С выхода О триггера 9 импуль ей пбстуПсирт на вход регистра 5 и на входы 10 запись-считывание нечетных матриц блока 1 памяти. С выхода 1 триггера 9 импульсы поступагйт на вход регистра 6 и на входы 10 запись-считывание четных Мат риц блока 1 памяти. Выходы регистро 5 и 6 подключены к соответствующим матрицам блока 1 памяти. Пусть на вход 3 устройства посту пает комбинация чийел 1011. Все ячёЙ1 и Матриц блока 1 памяти предварительно находятся в нулевой сост янии. В течение интервала врейенй t,-t2 на входе 10 матрицы 2 деиствует положительный потенциал; (фиг ,2, б).. Имеющаяся на входе 3 уст ройства записавается в ячейку ЭТОЙ матрицы, имеющую а1дрес 00 (фиг.2,г и д). В течение этого же интервала времени происходи счйтывание информации с ячейки под а.дресрм 01 матрицы 22 .(фиг.2, е и ж запись ее в ячейку матрицы 2з и считывание с ячейки 01 мат рицы 24. Так как предварительно все ячейки имели нулевое состояние, то по окончании интервала времени они ост анутся в прежнем состоянии,кроме ячейки 00 матрицы. 2, куда записана . . ,.,..::.,:. л.. В момент времени t меняется сиг нал на управляющих входах 4( и 4| , блока 1 памяти (фиг,2, г и д) , ти считывание информации в течение интервала времени )Hcxo3 iJfT уже с ячейки под адресом 01 (фиг.2,г и д), так как в течение этого интервала йремени на вхГодйх у 10 этих Матриц действует нулевой потенциал (фиг,2,б). В течение этого же интервала времени дояжйа происходить запись считанной ииформации с ячейки 01 матрицы 2 в ячейку 01 матршды 2 (, е и ж; и с ячейки матрицы 2} в ячейку 01 матрицы 24, так как в течение интервала времени t2-t на входах. 10матриц 2 и 2 дейст вует положительный потенциал (фиг,2,г). Аналогично интервалу времени t,-tg в течение интервалов времени tg-t, t5-t и tf-tg происходит запись информадии соответственно в ячейки 01, 10 и 11 (фиг.2,г и д) матрицы 24.В течение интервала tg-tg происходит считывание (фиг.2б) информации с ячейки 00 (фиг,2,г и д) матрицы 2(. Так как в ней записана .1 в течение интервала времени tj-tj, то э та считанная в течение интервала времени tj-t информация запишется в ячейку 00 матрицы 22 (фиг.2,в), на входе lO которой в это время присутствует положительный потенциал. . Аналогично в течение интервалов времени t,o-tj, t,2-t,3 и tj;|.-tj5 происходит перезались информации из ячеек 01,. 10 и 11 матрицы 2 (фиг.2,г и д) соответственно в ячейки 01, 10 и 11 матрицы 2 (фиг,2, е и ж). В течение интервалов времени tjj-t,/ и t2j-t22 происходит перезапись информации из ячеек 00, 01, 11 матрицы 22 соответ00 , 01, ственно в ячейки 11 матрицы 2, а в течение интервалов времени tzft, JI3 ячеек 00, 01, 10 и 11 матрицы 2 3 в соответствующие ячейки матрицы 24 и т.д. . Как видно по выходным сигналам матриц 2 -2г1| (фиг.2,и-м) , устройство осуществляет сдвиг информации на фиксированные интервалы времени, Через каждую «ячейку памяти проходит лишь l/k-ЯТЧасть .входной информации, где k ;- количество ячеек в одной матрице. Если одна ячейка выйдет из строя, то лишь l/k-я часть информации будет ложной. Следовательно, предложенное устройство обладает повышенной надежностью. Формула изобретения - ЗапоминаЙщеё устройство, содержащее блок памяти, на элементах задержки, информационный вход которого является входом устройства, первые управляющие входы блока памяти соедиНёны с выходами первого регистра, блок памяти является выходом устройства, .и генератор тактовой часто тУ, .о и ч .а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены, второй регистр и триггер, вход которого соединен с выходом генератора тактовой частоты, выходы триггера подключены ко входам первого и второго регистрой и входам запись-считыванид блокапамяти, выходы второго регистра соединены со вторыми управляк щими входами блока памяти. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР . №407396, кл. G 11 С 19/00, 1972. 2.Гусев В.В. и др. Основы импульсной и цифровой техники. М., Советское радио , 1975, с. 383 (прототип)

Т