Аналоговое запоминающее устройство Советский патент 1983 года по МПК G11C27/00 

с выходами первого преобразователя чапряжение - напряжение, первые выходы третьего и четвертого переключателей тока соединены с первым входом компаратора, второй вход которого соединенс вторыми выходами третьего и четвертого переключателей тока, первый и второй входы блока коррекции соединены соответственно с выходами первого преобразователя напряжение - напряжение, третий и четвертый входы блока коррекции соединены с первыми и вторыми выходами третьего и четвертого переключателей тока, пятый и шестой входы блока коррекции соединены соответственно с выходами второго преобразователя напряжение - напряжение, выходы блок коррекции соединены с четвертыми и пятыми входами третьего и четвертого преобразователей напряжение - напряжение, седьмой вход блоки коррекции соединен с четвертой шиной напряжения смещения, выходы третьего преобразователя напряжение - напряжение соединены с входами тервой группы дополнительного блока памяти, входы второй группы которого соединены с выходами первой группы второго распределителя импульсов,,входы третей группы дополнительного блока памяти соединены с пятой шиной напряжения смещения, выход дополнительного блока памяти соединен с другой обкладкой конденсатора, вход и выход

второго распределителя импульсов соединены соответственно с воськым выходом и с третьим входом блока управления.

2. Устройство по п. 1, отличающееся тем, что блол коррекции состоит из второго генератора |Эадающего тока, гчтого и шестого переключателей тока и нагрузочного элемента, один из выводов которого является четвертым входом блока коррекции, другой вывод нагрузочного элемента соединен с первым выходом шестого переключателя тока и является первым выходом блока коррекции, второй выход шестого переключателя тока является третьим входом блока коррекции, первый и второй входы шестого переключателя тока являются первым и вторым входами блока коррекции, третий вход шестого переключателя тока соединен с первым выходом пятого переключателя тока, второй выход которого соединен с вторым входом шестого переключателя тока, выход второго генератора задающего тока соединен с первым входом пятого переключателя тока, второй вход которого является шестым входом блока коррекции, третий вход пятого переключателя .тока является пятым входом блока коррекции, второй выход шестого переключателя тока является вторым выходом блока коррекции.

1. АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее основной блок памяти, входы первой группы которого являются информационными входами устройства, первый вход основного блока памяти соедшнен с первой шиной напряжения смещения, блок управления, выходы первой группы которого соединены с входами второй группы основного блока памяти, первый вход блока управления соединен с шиной напряже.ния синхронизации, первый распределитель импульсов, выходы первой группы которого соединены с входами третьей группы основ ного блока памяти, первый выход первого распределителя импульсов соединен с вторым входом блока управления, первый генератор фонового тока, выход которого соеди- , нен с первым входом первого переключателя тока, второй и третий входы которого соединены с первым и вторым выходами блока управления, накопительный элемент, выполненный на конденсаторе , одна из обкладок которого соединена с шиной нулевого потенциала и с первым выходом первого переключателя тока, второй выход которого соединен -с другой обкладкой кон- . денсатора и с первым входом формиро-вателя выходного сигнала, второй вход формирователя выходного сигнсла соединен с третьим выходом блока управления, вход первого распределителя импульсов соединен с четвертым выходом блока управления, вторую, третью и пятую шины напряжения смещения, от-лич ающееся тем, что, с целью повышения точности и помехоустойчивости, в него введены дополнительный блок, памяти, второй ; распределитель импульсов, преобразователи напряжение - напряжение, блок коррекции, второй генератор фонового . тока, компаратор, генератор разрядного тока, генератор задающего тока, второй третий, четвертый переключатели тока, триггер, усилитель и пассивный элемент, один из выводов ко- i торого.соединен с первым выходом осiРОВНОГО блока памяти и с первым вхо|Дом компаратора; второй и уретий (Л С входы которого соединены о выходами ; iвторого переключателя тока, первый : и второй выходы компаратора соедине-, . ны с входами усилителя, выход котоS рого соединен с первым входом триг- : : гера, второй вход триггера соединен | с пятым выходом блока управления, выходы триггера соединены свходами. первого преобразователя напряжение напряжение, первый вход второго пеCrt реключателя тока соединен с выходом генератора задающего тока, второй NU ii 01 и третий входы второго переключателя тока соединены соответственно с выходами триггера, третий выход компаратора соединен с второй Шиной напряжения смещения, другой вывод пассивного элемента соединен с третьей шиной напряжения смещения, первый вход третьего переключателя тока соединен с выходом второго генератора фонового тока, второй и третий входь третьего переключателя тока соединены соответственно с шестым и с седьмым выходами блока управления, выход генератора разрядного тока соединен :С первым входом четвертого переключателя тока, второй и третий входда которого соединены соответственно

1 .

Изобретение относится к автоматике и вычислительной технике и, в частности, к технике аналоговых запоминающих устройств, может быть использовано в автоматизированных , 5 системах управления объектами и технологическими процессами, в различных информационно-измерительных системах сбора и хранения информации об однократных быстроизменяющихся процес- Q сах, например, в высокотемпературной плазме.

Известно аналоговое запоминающее устройство, содержащее ячейку памяти, переключатель тока, выходной согла- . сующий каскад, вход которого подключен к выходу накопительного конденсатора Cl.3«

В данном устройстве из-за конечного сопротивления переключателя то- j. ка и нелинейности его вольтамперной 20 характеристики в области малых напряжений существенно возрастают по- . грешности недозаряда накопительного конденсатора, что ограничивает точность и диапазон преобразуемых сигнацов по длительности .и амплитуде.

Наиболее близким из известных ПС технической сущности является аналоговое запоминающее устройство, содержащее ячейки памяти, каждая из которых содержит элемент заряда, элемент считывания и накопительный элемент, например, конденсатор, одн из обкладок которого подключена к шине нулевого потенциала, а другая к элементу заряда и к входу элемента считывания, управляющий генератор, вход которого является входом . устройства, выходы управляющего генератора подключены к элементам заряда соответствующих ячеек памяти тактовый генератор, выход которого {подключен к входу регистра сдвига, выходы которого подключены к входам соответствующих элементов считывани генератор фонового.тока, переключатель тока, один из входов которого подключен к выходу генератора фонового тока, другие - к, выходам тактового генератора и генератора фонового тока и выходной накопительный элемент, например, конденсатор, одйа из обкладок которого подключена к шине нулевого потенциала, а другая к выходу переключателя тока и к вхрду выходного согласунядего элемента З Недостатками известного аналогевого запоминаквдего устройства является низкая достоверность и информационная надежность вследствие искажения записываемой информации о распределении энергии сигналов на входах первичных измерительных преобразователей (пиро-, пьезо-, фотодатчнков и т.д.) мультипликативной и адли тивной составляющими погрешностями, возникающими разброса и флукту ации параметров первичных измеритель ных преобразователей и элементов заряда ячеек памяти и наличия фона, неоднорозцнрсть и величина которого в ряде практических случаев может превышать величину полезного сигнала в несколько десятков и даже сотни раз г и искажение записанной информаДии мультипликативной и. алдишвиой составляю цими погрешностями при хранении и считывании из-за разброса и флуктуации .параметров накопительных элементов и элементов считывания ячеек памяти. Кроме того, время хранения информации в устройстве незначительно вследствие малых значений величин зарядов в накопительных элементах ячеек памяти (10-1( J т«102к) , что накладывает повышенное .требование к быстродействию периферийных устройств преобразования величин энергии входных сигналов в цифровой код. Цель изобретения - повьааение точности .и помехоустойчивости устройства, Поставленная цель достигается тем, что в запоминающее устройство, содержащее основной блок памяти, вхо ды первой группы которого являются информационными входами устройства, перш: й -вход осйовного блока памяти соединен с первой шиной напряжения смещения, блок управления, выходы первой группы которого соединены с входами второй группы основного блока памяти, первый вход блока управления соединен с шиной напряжения синхронизации, первый распределитель импульсов, входы первой группы которого соединены с входами третьей группы основного блока памяти, первый выход распределителя импульсов соединен с вторым входом блока управления;- первый генератор, фонойого тока, выход которого соединен с первым входом первого переключателя тока, второй и третий входы которого соединены с первым и вторым выходами блока управления, накопительный элемент, выполненный на конденсаторе, одна из обкладок которого соединейа с шиной нулевого потенциала и с пер вым выходом первого переключателя тока, второй выход которого соединен с другой обкладкой конденсатора и с первым входом формирователя выходного сигнала второй вход формирователя выходного сигнала соединен с третьим выходом блока управления, вход первого распределителя импульсов соединен с четвертым выходом блс ка управления, вторую, третью, четвертую и пятую шины смещения, введе ны дополнительный блок памяти, второй распределитель импульсов, преоб разоват и напряжение - напряжение, блок коррекции, второй гене{ атор фонового тока, компаратор, генератор разрядного тока, генератор задающего тока, второй, третий, четвертый переключатели тока, триггер, усилитель; и пассмный элемент, один из выводов которого соединен с первым выходом основного блока памяти и с первым входом компаратора, второй и третий входы которого соединены с выходами второго переключателя токе, первый и второй выходы компаратора, , соединены с входами усилителя, выход котсчрого соединен с nepBiJM входом триггера, второй вход триггера соединен с пятым выходом блока управления, выходы триггера соединены с входа1«1 первого преобразователя напряжение - напряжение, первый вход второго переключателя тока соединен с выходом генератора задающего тока второй и третий- входы второго переключателя тока соединены соответст- : венно с выходами триггера, третей выход компаратора соединен с второй шиной напряжения смещения, другой вывод пассивного элемента соединен с третьей шиной напряжения смёгцения, первый вход третьего переключателя тока соединен с выходом второго генератора фонового, тока, второй и третий входы третьего переключателя тока соединены соответственно- с шестым и с седьмым выходами блока управления , выход генератора разрядного тока соединен с первым входом четвертого переключателя тока, второй и третий входы которого соединены соответственно с выходами первого преобразователя нащ яжение - напряжение, первые выходы третьего и четвертого переключателей тока соеди- ,j нены с первым входом компаратора, второй вход которого соединен с вторыми выходами третьего и четвертого переключателей тока, первый и втор й входы блока коррекции соединены соответственно с выходами.первого 1Ч е6бразователя напряжение - напряжение , третий и четвертый входы блока коррекции соединены с первыми и вторыми выходами третьего и четвертого переключателей тока, пятый и шестой входы блока коррекции соединены соответственно с выходами второго преобразователя напряжение напряжение, выходы блока коррекции соединены с четвертыми и пятыми вхо .дами третьего и(четвертого преобразователей напряжение - напряжение,, седьмой вход блока коррекции соединен с четвертой шиной напряжения см щенИя, выходы третьего преобразователя напряжение - напряжение соединены с входами первой группы допол. нительного блока памяти, входы вто.рой группы которого соединены с выходами первой группы второго распре делителя импульсов, входы третьей группы допопнительйого блока памяти соединены с пятой шиной напряжения смещения, выход дополнительного бло ка памяти соединен с другой обкладкой конденсатора, вход и выход второго распределителя импульсов соеди нены соответственно с восьмым выходом и с третьим входом блока управления. Кроме того, блок коррекции состо ит из второго генератора задающего тока, пятого и шестого переключателей тока и нагрузочного элемента. один из выводов которого является четвертым входом блока, коррекции, другой вывод нагрузочного элемента роединен с первым выходом шестого переключателя тока и является первым выходом блока коррекции, второй выход шестого переключателя тока является третьим входом блока коррекции , первый и второй входы шесто го переключателя тока являются первым и вторым входами блока коррекции, третий вход шестого переключателя тока соединен с первым выходом пятого переключателя тока, второй выход которого соединен с вторым вх дом шестого переключателя тока, выход второго генератора задающего тока соединен с первым входом пятого переключателя тока, второй вход которого является шестым входом бло ка коррекции, третий вход пятого переключателя тока является пятым входом блока коррекции, второй выхо шестого переключателя тока является вторым выходом блока коррекции. На фиг. 1 изображена функциональ ная схема предлагаемого устройства, на фиг. 2 - временная диаграмма, по ясняющая работу устройст.ва. Устройство (фиг. 1) содержит основной блок 1 памяти, блок 2 управI ления, распределители 3 и 4 импульсов, формирователь 5 выходного сигн ла, переключатели 6-9 тока, генераторы 10 и 11 фонового тока, генератор 12 разрядного тока, генератор 1 3 адакпцего тока, преобразователи 14апряжение - напряжение, компаратор 17, усилитель 18, триггер 19, дополнительный блок 20 памяти, блок 21 ..-, коррекции, накопительный элемент на конденсаторе 22, шину 23 напряжения синхронизации, шины 24-28 напряжения смещения, шину 29 нулевого потенциала. -Блок 21 коррекции содержит переключатели 30 и 31, генератор 32 задающего тока и нагрузочный элемент 33 f сгруппированы в отдельные ячейки 34 компенсации. Основной блок 1 памяти содержит ячейки 35 памяти. Дополнительный блок 20 памяти содержит генератор 36 зарядного тока, переключатели 37 тока, конденсаторы 38 и элементы 39 считывания. Каждая ячейка 35 памя.ти содержит Накопительный элемент на конденсаторе 40, переключатели тока на транзисторах 41-43, транзистор 44 элемента считывания, диодные ключи 45-47. На временной диаграмме (фиг. 2) поясняющей принцип работы предлагаемого устройства, обозначено: U,, импульс синхронизации: Е...- сигнал , Ол 1 на входе i-rO; информационного датчика (не показан), где 1 1 2, ,.., п, - импульсы на выходах блока 2 управления, поступающие на входы основного блока 1 памяти; Ф-, , Ф „, ..., Ф-7.п импульсы на выходках расределителя 3 импульсов; FF- импульсы на выходах преобразователя 14, 8.1 в.2 8 п импульсы на выходах преобразователя 15, , . . . , - напряжение йа кондёнсаторах 38 gi 9.2 «in импульсы на выходахраспределителя 4, напряжение на выходе устройства. Предлагаемое устройство функционирует следующим образом. В исходном состоянии, Например в момент времени t, на соответствующие входы и выходы ячеек 35 памяти блока 1 памяти поданы потенциалы с блока 2 управления и с расгпределителя 3. Причем потенциалы Ф, Ф запирают диодные ключи 45 и 46, потенциапы Ф2 , Ф4 запирают транзисторы 42 и 43 переключателей тока Ячеек 35 памяти, потенциал Ф держит открытым транзистор 41 переключателя тока ячеек 35 памяти, потенциал Ф запирает диоЛный ключ. 47, потенциалы Ф-j , . .. , Ф-J держат запертыми транзисторы 44 элементов считывания. В этот же момент времени t с выходов преобразователя IS к первым управлякндим йходам переключателя 30 тока ячеек 34 компенсации поданы потенциалы 81 8.2 а.п которые держат переключатели 30 тока в таком положении, что выходные ток-и генератора 32 тока ячеек 34 компенсации поступают на вторую шину 27 смещения. Так же в моментвремени tj, токопитающий вход компаратора 17 посредством переклкр11ателя 7 тока отключен от гене ратора 13 тока, выходной ток которо поступает на шину 25 смещения, В мо мент времени t,j на выходах преобразователя 16 имеются потенциалы, кот рые держат транзисторы переключателя 37 тока запертыми, кроме одного, и выходной ток генератора 36 зарядного тока поступает через него на шину 28 смешения. На выходах распре делителя 4 импульсов в момент време ни tj, имеются потенциалы Фд. 2 ,.., a«f которые держгьт запертьат транзи 5тс«5ы элементов 39 считывания Так же в мЬмент времени tg выходы генератора 10 фонового тока и генератора 12 разрядноготока подключены к шине 26 смещения. В момент времени t, т.е. когда на первый вход блока 2 управления приходит импульс синхронизации U блок 2 управления вырабатывает стро импульсы Ф, Oj f 5 даительностью Т 12 t , причем потенциал стробимпульса Ф отпирает диодные ключи 45, потенциалы стробимпульсов Ф, Ф5 отпирают транзисторы .42, запираю транзисторы 41 и держат запер ллш транзисторы 43 переключателя тока ячеек 35 памяти. С задержкой, равно времени появления на выходах блока 2 управления стробимпульсов, на вхо дах первичных йзглерительных преобра зователей (фото-, , пьезодатчи ков и .) - информационных датчнков поступают одновременно п исследуемых (измеряемых) сигналов. На информационные входы устройства поступают сигналы, содержащие полезный сигнал l.) и Фо 1ф4() Накопительные элементы - конденсаторы 40 через транзисторы 42 ячеек 35 памяти зг«)яжа1отся током . За время Т конденсаторы 40 згфя жяются током (t) до напряжения ч-т где q ,. - заряд на первой обкладке конденсатора 40 i .ейки 35 памяти, накоплен:ный за время Т, величина емкости конденсатора 40 i-ячейки 35 памяти В момент временн t- блок 2 управ ления вырабатывает импульсы Ф, Ф2 ФЕ потенциалы которых возвращают транзисторы 41-43 переключателей тока и диодный ключ 45 в исходное состояние, в котором они находились до мсЛчейта времени t-,, В момент времени t, который может совпадать с моментом времени tj блок 2 управления вырабатывает стро импульсы Ф г Фп 5 длительностью Тд t.- tj Т причем потенциал стробимпульса .Фд отпирает диодный ключ 46, потенциалы стробимпульсов. , Ф. транзистор 43, запи- рают транзистор 41 и держат запертыгЛ ;транзистор 42 переключателя тока ячеЧ ек 35 памяти. На входах информационных датчиков (не показаны) Имеются входные сигналы Eg(t) - E5,(t), а на их выходах сигналы l(xi(t) И где Е, (t) - фон на входе первого информационного датчика в .течение времени Т t. Конденсаторы 40 через транзистор 43 переключателя тока ячеек 35 памяти перезаряжаются током Tft2i(t) -ctjiRoR e,,. а (t), где Ijj2i ток коллектора транзистора 43 переключателя тока в i-ячейки 35 памяти, ol.2i коэффициент передачи по току транзистора 43 переключателя тока в (-ячейки 35 памяти. За время Т конденсаторы 40 разрядятся токсм 1,2,-) Д напряжения Wi . где а q 2,1 остаточный заряд на конденсаторе 40 i-ячейки 35 памяти, .г« 1-|«о й (.. -Ч . i . t заряд на первой обкладке конденсатора 40 -ячейки 35 памяти, накопленHbffl за время Т % ID :,(t)dt ..R.R ; - за1Л ФЛ Ф 2.i О 1. ряд на второй обкладке конденсатора 40 1-ячейки 35 памяии, накопленной за время Т. C2i величина емкости конденсатора 40 i-ячейки 35 памяти. В течение некоторого времени, например, в интервале Т, заряды ля хранятся в накопительных элементах - конденсаторах 40 ячеек 35 памяти и сохраняют свое значение с погрешностью, определяемой токами утечки.запертых транзисторов 44 элементв считывания ячеек 35 памяти, которые заперты в течение времени накопления и хранения инфорМацити, при ЭТОМ момент включения транзистора элемента 44 считывания первой ячейки 35 памяти может совпадать с моментом времени t. Режим считывГаниЯ( с ячеек 35 памяти и перезаписи информации в блок 20 памяти осуществляется следующим, образом. С выходов распределителя 3 импульсов последовательно подаются отпирающие импульсы считывания Ф-,, Ф, ..., на управляющие входы транзисторов 44 элементов считывания ячеек 35 памяти, а также подачей отпирающего импульса Ф на диодные ключи 47 ячеек 35 памяти. С помощью транзисторов 44 элементов считывания ячеек 35 памяти осуществляется последовательный перенос зарядов ,ла из конденсаторов 40 во второй конщенсатрр (не показан). В течение времени Т, t/- Ц на второй конденсатор поступает заряд 4q-j с первой ячейки 35 памяти и второй конденсатор (не показан) заряжается до напряжения U где Q « ot,/sq, - заряд, rfepeHeceff ный на второй конденсатор спервой ячейки 35 памяти) ot-j (1 -63.1 коэффициент передачи транзистора 44 элемента считывания первой ячейки35 памяти; Е - коэффициент, учи тывающий неэффективность переноса заряда транзистором 44 элемента считывания первой ячейки 35 памяти Cg - величина емкости второго конденсатора. Вход (эмиттеры транзисторов) ;вторОго переключателя 31 тока первой ячейки 34 компенсации в .течение времени (tg tj.) импульсов Фд с выхода преобразователя 15 подключен через. первый переключатель 30 тока невыходу генератора 32 тока. 6 течение времени ТА t, - t эмиттеры транзисторов Твход компаратора 17) отключены от генератора 13 тока посредством переключателя 7 тока, В момент времени t практичес. ки заканчивается процесс переноса заряда uq конденсатора 40 первой ячейки 35 памяти на второй кондем,сатор (не показан). На второй вход :триггера 19 с блока 2 управления .поступает импульс, перебрасывающий триггер 19. В этот момент времени парафазные импульсы F и F с выхода триггера 19 переключают пере,ключатель 7 тока, который подключит эмит теры транзисторов компаратора 17 к выходу генератора 13 тока. Одновременно с этим на управляклцие входы (базы транзисторов) второго пере ключателя 31 компенсирующего тока ячеек 34 компенсации с певроГо преобразователя 14 подаются также пара фазные.импульсы, которые переключат : второй переключатель 31 тока ячеек 34 компенсации так, что выходной ток IHOM-I - выхода генератора 36.тока поступает на второй конденсатор и начинается его разряд (ц-) В момент времени t переключится также переключатель 9 тока и второй накопительный элемент (не показан) разряжается током 1р0з генератора 12 разрядного тока. В момент времени t, когда величина компенсирующего заряда (1р (1 +Р-,) 1рс1зТ1, где .р 1ком/р«экоэффициент приведения тока на первом выходе переключателя 31 компенсирующего тока к току Ipoij на первом выходе .переключателя 9 тока, станет равной величине заряда Q на втором накопительном элементе, перенесенного с первой ячейки 35 памяти, т.е. когда кон.денаатор 22 разрядится, на выходах компаратора 17 появятся сигналы, которые через усилитель 18 перебросят триггер 19 в первоначальное состояние, в котором он находился в течение времени j Парафазные импульсы F,F с выходов триггера 19 управляются переключателем 7 тока, который отключит вход компаратора 17 от генератора 13 тока, а также управдяют переключателями. 31 блока 21 коррек- ции. Для первой ячейки 34 компенсации выходной ток генератора 32 компенсируквдего тока в этом случае будет поступать через выходы первого переключателя 30 компенсирующего тока и второго переключателя 31 компенсирукнцего тока а шину 26 смещения. На резисторе 33 первой ячейки 34 компенсации формируется импульс напряжения длительностью Т t, , который, чбре.з преобразоветель 16 включит первый транзистор и выключит (п+1)-транзистор переключателя 37 разрядного тока блока 20 памяти, и конденсатор 22 начинает заряжаться через первый транзистор 37 переключателя .зарядного тока до напряжения- .l bL3.l зар заряд, накопленный конденсатором 38 блока 20 памяти-за время Т , Гдцр - выходной ток гвнвратора 36 зарядного тока; коэффициент передачи транзистора 37 переключателя заря рного тока; .- величина еМкости Конденсатора 58 блока 20 памяти. Коэффициент передачи транзистора элемента 39 .сЗДтывания о ; вводится для учета потерь при переносе заряда (1.,зо,рС конденсатсэра 38 блока 20 памяти на конденсатор. 22, 6 Течение интервалов времени Ч) ( tg), (to- t) ocyществляется перенос и преобразование заряда ,,2КоЧ2 с.2П c. Ь --йЙг ,,(}, накопленного во второй ячейке 35 памяти анешогично переносу и преор раэованию заряда с первой ячейки 35 памяти. В последующие такты осуществляе ся перенос и преобразование зарядо с последующих ячеек 35 памяти. Конденсатор 38 блока 20 памяти заряжается через транзистор ключателя 37 тока до напряжения u4 ui3cip/ 3« f -где i.i Ч«р заряд, накопленный конденсатором 38 блока 20 памяти за время Т, etj, - коэффициент передачи Iтранзистора 37 переключателя заряд ного тока; Cjj- величина.емкости 1-накопи элемента - конденсатора 38 блока 20 памяти. Таким образом, в конденсаторах 38 блока 20 памяги записывается ин формация о распределении энергии сигналов канала. В течение некоторого времени, н пример, в интервале Ту« tw- .t, (ндейсат ряды QiMiP «ранится в кон, 38блокагО памяти и сохраняют сво значение С погрешностью-/ определяемой токами утечки запертых транзи торов 39 элементов считывания, при чем момент начала считывания инфор мации может совпадать с моментом времени t Режим считывания информации с блока 20 памяти осуществляется пос довательной подачев отпирающих импульсов Фд., 9.2 « flH упра ляющие входы (базы) транзисторов 39элементов .считывания блока 20 памяти. В момент времени управляющий вход транзистора первого тран зистора 39 элемента считыванияпоступает отпирающий импульс Фд.к в течение времени TI Ц-,-л,,| заряд Q, д,„переносится на конденсате 22 который заряжается до напряжения Ua-i- iinei/C4 где заряд на кондекс торе 22, . Ц.1 4-t -.коэффициент пер дачитранзистора 39 элемента считы вания блока 20 памяти/ коэффициент, учитывающий неэффективность переноса заряда транзистором первого транзистора 3 элемента считывания; величина емкости первого выхолДюго накопительного элемента первого конденсатора 38. В.течение интервалов времени 18 -П 8 Чо- 19 Р° ИСХОДИТ перенос и преобразование, зарядов с последующих конденсаторо 38 блока 20 памяти. Для i-канала величина напряжения на выходном накопительном элементе конденсаторе 22 - определяется вы.ражением ., ...„ .(. B. .i.l ( РиЗзарЧ Таким образом, на выходце устройства производится развертка во времени распределения энергии п одног временно воз никающих сигналов с периодом, равным длительности иМпульсов считывания Ф§ где i « 1, 2, « I П Компенсация адитивной погрешнее-, ти осуществляется вычитанием из сигнала Egx. содержащего полезную составляющую Е (t) и фон Ej(t) фона Еф(1), который за время наблюдения в больизинстве i случаев Йвляется. стационарным, т.е. EiT(t) Еф (tj, но неравномерно рас тределенным,. т.е. неоднородным. Еф. (t) Еф.{1) , Компенсация мультипликативной погрешности, возникакяцей из-за разброса параметров R-. , ; 13 i i C-jj , €3, осуществляется выбором коэф циента jfb для каждого канала так, чтойд коэффициент пропорциональности.. . для n каналов был одинаковой величины. , Предпагаемое устройство позволяет увеличить точность и помехоустойчивость преобразования и хранения, информгщии, что и повышает достоверность и информационную надежность. Увеличение точности и помехоустойчивости достигается за счет введения в устройство дополнительного блока памяти, второго распределителя импульсов, преобразователей напряжение - напряжение, блока коррекции, второго генератора фоновоготока, компаратора, генератора разрядного тока, переключателей тока, гера, усилителя. Вычитания аддитивной составляющей помехи увеличивает помехоустойчивость устройства до 100 дБ при погрешности преобразования не более 0,5%. Компенсация мультипликативной составлякяяей погрешности (величина временного интервала Т и скачка выходного напряжения Ug,) зависят

только от величины входного сигнала Е,- и не зависят от разброса параметров информационных датчиков и элементов самого устройства.

Происходят стробирования компаратора (отключения эмиттеров транзисторов компаратора от генератора задающего тока во время переноса зарядов ,лс) ), что позволяет преобразовать заряды величины lof -1 л-10:

К

6мд1

во временной интервал Т с погрешностью 0,1-0,5%.

Использование общего выходного накопительного элемента-конденсатора уменьшает погрешность считывания в 2-3 раза, так как скачки на-пряжения на выходном накопительном элементе-конденсаторе зависят только от величины иггформационных зарядов.

Zif

25

toil t2i3i ts i ,e in ie 9 4

r//

(г. f