Оперативное запоминающее устройство с самоконтролем Советский патент 1980 года по МПК G11C29/00 

3 Недостатками Зстройства являготся ма;шя степень самоконтроля, так как в режиме авчо номиого контроля команды записи и чтения тяжелого кода должны поступать извне, необходимость участия оператора для установки тяжелого кода через пульт управления, скорость контроля низка из-за поразрядной проверки устройства и с увеличением разрядности накопителя падает, точность контроля недостаточна, так как в устройстве используется конт роль по нечетности, который не позволяет обнаруживать парные 01Ш1бки, кроме того, сте пень локализации неисправности, в результате .которой определяется только неисправный адрес, но не указывается неисправный разрад в. числовом тракте, также снижает точность контроля. Целью изобретения является повышение надежности и быстродействия устройства. Это достигается тем, что устройство содерxoiT генераторы одиночных и шyльcoв, триггеры, дополнительные элементы И и ИЛИ, блок местного управления и дополнительный блок контроля, причём выход первого генератора одиночных импульсов подключен ко входам регистра адреса и счетчиса , одним из входов первого, второго и третьего триггеров, одному из входов дополтдательного элемента ИЛИ, другой вход которого соединен с вь:ходом второго генератора одшочных импульсов, а выход подклюген к одному из входов четвертого триггера, друтие входь триггеров соединены соответстзеино с выходом дополнителько го элемента И, первым выходом деигкфратора первым входом дополнительного элемента И, выходом блока контроля, выходы триггеров подключены соответственно ко входам блоков индикаиди, первым входам блока местного уп равления, блока уггравлення, дополн.ттечьного блока контроля и блока формлрования контрольного кода, вторым входам блока управле . Ш1Я, блока формирования контрольного кода и дополнительного элемента И и одним нз вхо дов элементов И, второй и третий входы блока местного управлешя соединены соответственно с выходом блока Зправления и вторым выходом дешифратора, а выход блока местного управлени подключен ко второму входу блока контроля и третьим BXOAaivi блока управления и блока формирования контрольного кода, третий вход дополнительного блока контроля соединен с одним из выходов регистра адреса. На чертеже представлена блок - схема пре.цложенного оперативного запоминающего устройства с самоконтролем.. Оперативное запо лина1ощее устройство с самоконтролем содержит накопитель 1, регистр 2 числа, регистр 3 адреса, выполненный в виде счетчика, адресные формирователи 4 ГОКОВ выборки, блок S контроля, блок 6 форMHpOBamiH контрольного кода, счетчик 7, деил1фратор 8, блок 9 шгдикации, элементы ИЛИ 10, блоки II индикации, элементъ И 12, блок 13 управления, элементы И 14, генератор 15 одиночных импульсов, первый триггер 16, блок 17 ищикаиии, второй триггер 18, блок 19 индикации, третий триггер 20, дополнительшяй элемент ИЛИ 21, генератор 22 одиночных импульсов, четвертый триггер 23, дополю-гтельный элемент И 24, блок 25 местного управления, дополнительный блок 26 контроля, элементы И 27. Элементы И 12 имеют входные кодовые шины адреса 28, элементы И 14 - кодовые шины числа 29, а элементы И 27 - выходные кодовые шины числа 30. Генератор 15 одиноч}шх импульсов служит для вызова режима автономного контроля. Сигнал вызова автономного контроля может формироваться в ош-{ом из следующих случаев: йосле подачи на вход ЗУ питающих напряжений, командным путел или оператором (например, после нажатия специальной кнопки). Генератор 22 одиночных импульсов предназначен для повторного пуска автоно.много контроля после его останова. Сигнал повторного пуска может формироваться комшщкым путем или оператором после останова автономного контроля. Блок 26 служит для локализации характера ошибки в числовом (-ракте во время автономного контроля. Выход генератора 15 подключен ко входам регисгра 3 и счетчика 7, одним из входов Tp.ifrrepOB 16, 18 и 20, одному из входов элемента И.ЛИ 21, другой вход которого соединен с выходом генератора 22, а выход элемента ИЛИ 21 гюдключен к одному из входов триггера 23. Другие входы триггеров 18, 16, 20 и 23 соединены соответствешо с выхол.ом эле.мента И 24, первым выходом дешифратора 8 и первым входо.м элемента И 24, выходом блока 5 контроля. Выходы триггеров 16, 18, 20 и 23 подключены соответственно ко входам 17 и 19 г-шдикации, первым входам блоков 25, 13, 26 и б, вторь м входам блока 6 и элемента И 24 и одним из входов элементов И 12, 14 и 27. Второй и третий в.ходы блока 25 соединены соответственно с выходом блока 13 и вторым выходом деш -ифратора 8, а выход блока 25 подключен ко вторым входам блока 5 и третьим входам блоков 13 и 6, третий вход блока 26 соединен с одним из выходов регистра 3. , В основу работы усгройсгза положен следующ1Й принцип. ,Пля автономного контроля работоспособност-1 оперативного ЗУ (0350 отводится отрезок времени, в течение которого в ОЗУ формируется -контрольный TSCT (тяжелый код), производится его запись, считьгвание, проверка пра570

вильности считанной информащш и (рормироьание сшнала исправности ОЗУ в конце автономного контроля. Для ОЗУ на фсрритовых сердеошках, например, в основу проверки работоспособности может быть положен шахматный тяжелый код.

Устройство работает следующим образом.

Сигнал вызова автономюго контроля генератора 15 (например, после подачи на вход ОЗУ питающих напряжений) устанавливает в нулезое состояние регистр адреса 3. счетшк 7, триггер 18, триггер 23 и триггер 20 и в единичное состояние триггер 16. Низкий уровень сигнала с нулевого выхода триггера 16 поступает на соответствующие входы элементов И 12, 14 и 27 и блокирует устройство по входнь М и выходным цепям от внешних устройств - пользователей ОЗУ. Нулевому состояншо счетчика 7 соответствует возбуждение первого выхода дешифратора 8, в результате чего блок 25 формирует на своем выходе команду Стирание с запись о. Запись тяжелого кода начинается с первой ячейки накопителя 1, при этом во see разряды нечетных ячеек записываются О, а во все разряды ктных ячеек - 1. Регистр адреса 3 последовательно перебирает все адреса, а блок 6, реагируя на состояние млашисго разряда регистра 3 адреса , формирует на своих выходах в требуемой последовательности-с; гналы установки в О или 1 регистра 2

числа. Тяжелый код с регистра 2 числа записывается в накопитель 1. Регистр 3 адреса перяключается в очередное состояние в кошде каждого обращенР Я к выбранному адресу сигналом поступающим на его счетный вход с блокч 13 управления. После обхода всех адресов регистр 3 адреса снова оказь вае1ся в нулевом состоянии, а счетчик 7 переключается в очередное состоягше, которому соответствует возбумсдениг второго дешифратора 8, в результате чего блок 25 формирует на своем выходе команду Чтение с записью обратного кода.

Чтение тяжелого кода, записанного при первом обходе адресов, начинается с первой ячейки накопителя 1. Информация с накопителя 1 поступает через элементы ИЛИ 1G в регистры 2 числа, а с его выхода в блок 5 контроля. Блок 5 контроля производит поразрядное сравнение поступившей с регистра числа информации с эталонным сданшюм, который формируется в блоке 5 контроля с учетом состояния младшего разряда регистра 3 адреса и выполняемой команды. После чтения происходит запись обратного тяжелого кода по выбранному адресу, при этом во все разряды нечетных ячеек записываются 1, а во все разряды четных ячеек - О. После вторичного обхода всех адресов регистр адреса 3 снова оказывается в нутгевом состоя.6

НИИ, а счетчт 7 переключается в новое состояние, которому соответствует возбуждение очередного выхода деишфратора 8, в результате чего блок 25 формирует на своем в.ходе команду Чтение с записью н)лей.

Чтение обратного тяжелого кода, записанного при втором обходе адресов, нач1шается с первой ячейки накопителя 1. При этом информация с накопите.тт 1 поступает через элементы ИЛИ 10 в регистр 2 числа, а с его выхода - в блок 5 контроля. После чтения происходит запись нулей по выбранному адресу, т.е. во все разряды нечетных и четных ячеек записываются О.

После третьего обхода всех адресов регистр 3 адреса снова оказывается в кулевом состоянии, при зтом происходит полное заполнение счетчика 7. В результате этого возбуждается последний выход дешифратора 8. Сигнал с последнего выхода дешифратора 8 поступает на нулевой установочный выход третгера 16 и переключает его в нчлевое состояние. Переключение Tpiirrepa 16 в нулевое состояние приводит к разблокировке устройства по входным и выходаым цепям с внешними устройствами пользователями ОЗУ. Сигнал с последнего выхода дешифратора 8 поступает также на один из входов элемента И 24. На вход этого элемента подается высокт уровет cisrнала с нулевого выхода триггера 20 (при отсутствии сбоя в режиме автоконтроля), в результате чего на едшпиньп установочный вход триггера 18 поступает сигнал, который переключает триггер 18 в еди1Н1чное состояние. Состояжш триггера 16 и триггера 18 отображаются, соответствующими блоками ивдикации.

B-Biuie была рассмотрена и описана работа устройства без наличия сбоев (ошибок) в контрольной информации в режиме автономного контроля. В случае выхода из строя какого-либ элемента числового тракта ОЗУ, ухода параметров устройства за допустимые пределы и т.д. происходит искажение записанной в накопитель 1 кон-фольной информации. Ошибка обнаруживается блоком 5 контроля. Сигнал ошибки поступает на е.ггинишые установощ1ые входы триггеров 20 и 23 и переключает их в единичное ссютояшю. Высокш уровень сганала с единичного выхода триггера 23 поступает на соответствующие входы блока 13 травления и блока 6. Происходит останов автоконтроля, т.е. прекращается формирование временной диагр,ммы блоко у1 13 управления и блоком 6. При останове автонолшого контроля счтанная онтрольная информация сохраняется в регистр. 2 числа

С помоатью блока индикации 9 определяется состав информации, которая хранится в регистре 2 числа 2. Для определения истинного сое7тава информации, записанной в накопитель , служит блок 26. Сравнивая состояние блока 9 индикации и блока. 26, определяют неисправные разряды числового тракта. С помощью блока 11 шщикации определяется неисправный адрес. После локализации неисправного разряда числового тракта и адреса производится переход к контролю следующих адресов. Для этого р по мощью генератора 22 (например, путем нажатия рпециальной кнопки) формируется сигнал повторного пуска автономного контроля, который устанавливает триггер 23 в нулевое состояние, в результате чего блок 13 управления и блок 6 возобновляют формирование временной диаграммы с момента останова до конца режима автономного контроля или до следующего останова автокбнтроля. Если в устройстве произощел хотя бы один сбой, то после окончания режима автономного контроля (т.е. после трехкратного обхода адресов) триггер 20 остается в единичном состоятш, в результате чего триггер 18 не переключится в единичное состояние. Скорость контроля в описанном устройств увеличивается за счет отказа от поразрядного метода контроля при многократном обходе адресов накопителя и перехода к контролю всего слова при трехкратном обходе адресов. Формула изобретения Оперативное запоминающее устройство с са.моконтролем, содержащее накопитель, выходы которого подключены к одним входам элементов ИЛИ, а входы - к адресным формирователям токов выборки, соедине1шым с регистром адреса, выход которого подключен к счетным входам счетчика, блок контроля, первый вход которого соединен с выходом регистра числа, блок формирования конгрольного кода, выходы которого подключены к другим входа злементом .ИЛИ и входам регистра числа, дешифратор, вход которого соединен с выходом счетчика, элементы И, соед1шенные с регистро 3 адреса, элементами ИЛИ и регистром числа, блок ттравления и блоки индикации, отличающееся тем, что, с целью повьпиения быстродействия и надежности устройства, оно содержит генераторы одиночных импульсов, триггеры, дополнительные элементы И и ИЛИ, блок местного управления и дополнительный блок контроля, причем выход первого генератора одиночных импульсов подключен ко входам регистра адреса и счетчика, одним из входов первого, второго и третьего триггеров, одному из входов дополнительного элемента ИЛИ, другой вход которого соединен с выходом второго генератора одиночных импульсов, а выход подключен к одному из входов четвертого триггера, другие входы триггеров соединены соответственно с выходом дополнительного элемента И, первым выходом дещифратора и первым входом дополнительного элемента И, выходом блока контроля, выходы триггеров подключены соответственно ко входам блоков индикации, первым входам блока местного управления, блока управления, дополнительного блока контроля и блока формирования контрольного кода, вторым входам блока управления, блока формирования контрольного кода и дополнительного элемента И и одним из входов элементов И, второй и третий входы блока местного управления соединены соответстве1шо с выходом блока управ ления и вторым выходом дешифратора, а выход блока местного управления подключен ко второму входу блока контроля и третьим входам блока управления и блока формирования контрольного кода, третий вход дополнительного блока -контроля соединен с одним из выходов регистра адреса. Источники информации, принятые во внимание при экспертизе 1.Путинцев Н. Д. Аппаратный контроль управляющих цифровых вычислительных машин, М., Советское радио, 1%6, с.85-103. 2.Авторское свидетельство СССР № 329578, кл. G 11 С 29/00, 1969 (прототип).