Устройство для приближенных вычислений Советский патент 1980 года по МПК G06F17/17 

f

Изовретение относится к области цифровой вычислительной техники и может быть использовано при конструировании и разработке специализирован с ных устройств, предназначенных для . р.ешения дифференциальных уравнений в частных производных и интерполяций функций с помощью сплайнов. ;

Известное цифровое устройство для решения дифференциальных уравнений в частных производных, основанное на принципе разрядно-аналоговой переработки информации, состоит из раз- . рядно-логической матрицы, построен- t5 ной на вентильных схемах, на выходных шинах которой выдаются последовательности лмпульсов,соответствующие парным произведениям разрядов чисел, поступающие на входы реверсивного 20 cy i««atopa, на выходе которого выра-батывается решение конечно-разностного уравнения 11. Недостатками этого устройства являются:

1.Большой объем оборудования, 25 связанный, например, с необходимостью использования 2п входных сумматоров для п-разрядных чисел.

2,Трудности автоматизации процесса решения, связанные с выработкой ЗО

Напряжений, управляющих разряднологической матрицей

3. Трудности в разработке математического обеспечивания связанные с проблемами получения разрядных уравнений, отличающихся от исходных конечно-разностных уравнений.

Наиболее близким по технической сущности является устройство для моделирования защиты теплопроводности 2, содержит блок ввода, соединенный с сумматором, блок умножения, дв последовательно-параллельных регистр соединенных зыходами с блоком шаговой коммутации и с блоком умножения, соединенным с сумматором, выход которого соединен со входом одного из регистров.

Указанное устройство содержит блоки, позволяющие решать уравнение теплопроводности

сЩ... .kV di dx dx /

3i

путем решения соответствующей системы конечно-разностных уравнений вида

.. (1) которая в матричном виде запишется , (2) где А - матрица с компонентами , и, f - вектора с компонентами Таким образом, известное устройство реализует одну из задач теории приближенных вычислений - решение дифференциального уравнения в частных производных методом конечных разностей. Недостатком устройства явля ется то, что на нем нельзя реализов технически близкую задачу сплайново интерполяции функций, в частности, с помощью кубических сплайнов, поскольку отсутствуют блоки, позволяющие вычислить некоторые коэффициенты сплайна, не являющиеся решением уравнения (2). Целью изобретения, является расширение класса решаемых устройст.вом задач. С этой целью в устройство, содержащее блок ввода, блок умножения первый сумматор, первый, и второй регистры, причем первый вход блока умножения подключен к выходу первог регистра, второй вход блока умножения подключен к выходу второго регистра, третий вход блока умножения .подключен к выходу блока ввода, пер вый вход первого регистра подключен к выходу первого сумматора, первый вход второго регистра подключен к в ходу первого регистра, вход первого .сумматора подключен к выходу блока умножения, вторые входы первого и второго регистров объединены и явля ются входом занесения начальных условий устройства, третьи входы первого и второго регистров объединены и являются управляющим входом устройства, вхэд блока ввода является входом ус тройства,. выход первого ре гистра является выходом устройства, дополнительно введены второй сумматор, третий регистр, первой и второй вычитатели, причем первые входы первого вычитателя и второго сумматора подключены к выходу первого регистра, вторые входы первого вычитателя и второго сумматора подключены к выходу блока ввода, вход третьего регистра объединен со вторыми входами парвого и второго регистров, первый вход второго вычи тателя подключен к выходу третьего регистра, второй вход второго вычитателя подключен к выходу второго сумматора, четвертый вход блока умножения подключен к выходу первог вычитателя, пятый вход блока умноже ния подключен к выходу второго вычи тателя, управляющий вход блока умно жения объединен с управляющими вхо дами первого и второго регистров. Структурная схема устройства пре ставлена на чертеже. Устройство содержит первый регистр 1, второй регистр 2, блок ввода. 3, блок умножения 4, первый умгиатор 5, первый вычитатель 6, втоой сумматор If третий регистр 8, втоой вычитатзль 9. Выход 10 первого регистра 1 являтся выходом устройства, вход 11 лока ввода .3 является входом устойства. На вход 12 подаютсТ начальые условия. По входу 13 - управлягдий сигнал. В процессе работы устройства матричное уравнение (2) решается итераионным методом и +0AU (3), где К - номер итерации, G - t итерационный параметр. Группируя пообные члены в правой части (3), алгоритм решения уравнения (2) всегда можно представить в виде (1) с коэффициентами который и реализует устройство при решении дифференциального уравнения в частных производных, представляющегося в теории приближенных вычислений в виде уравнения (2) при помощи метода конечных разностей. Сплайновая интерполяция осуществляется следующим полиномом -t.. И) где Uj,-) - коэффициенты,Х,- x-i - номер узла интерполяции. При этом UQ , где - табличная функция , заданная в узлах интерполяции, U21 удовлетворяют уравнению.,,-.,, то есть уравнению (Г) при 3,V- M°i-4 i-v ai.u(..V. Остальные коэффициенты полинома (4) определяются по формулам V bVi .Mi±jiiil ru . и т1 hf 2,,i Работа устройства происходит следующим образом. В регистры 1, 2 по управляющему сигналу на входе 13 со входа 12 записываются начальные условия. Значение uf поступает с выхода регистра 1 на первый вход блока умножения 4, на второй вход которого поступают начальные условия с выхода регистра 2, а на третий вход приходят значения , U° с выходов 10 соседних устройств, подключенных ко входу 11 блока ввода 3. Указанные величины умножаются в блоке умножения 4 на соответствующие коэф фициенты . Полученные произведени суммируются нд. первом су чматоре 5, образуя значение u}, полученное на 1-й итерации работы устройстза. Ана логично получаются значения U на 2-й и т.д., и на к-й итерации работы устройства. При этом по управ ляющему сигналу с входа 13, поступающему на управляющий вход блока умножения 4 величины, поступающие на его четвертый и пятый входы, умножаются на нулевые коэффициенты и блоки б, 7, 8, 9 никакого влияния на работу устройства не оказывают. После окончания итерационного процесса в первом регистре 1 имеется решение матричного уравнения (2) Если решается нестационарное дифференциальное уравнение в частных производных, то значение U,- есть решение на некотором временном слое и переписывается по управляющему си налу на входе 13 из первого регистр 1 bo второй регистр 2 в качестве на чального условия для следующего вре менного слоя, на котором повторяетс итерационный процесс (3) для .решени уравнения (2.) , Если устройство осуществляет сплайновую интерполяцию табличной функции f,то значение U есть коэффициент кубического полинома (4) и поступает с выхода первого регистра 1 на второй вход блока умножения 4, где умножается н величину ( х)- Одновременно зна чение И, с выхода -первого регистра 1 поступает на первый вход пер вого вычитателя 6, на второй вход к торого приходит значение Uj с выхода 10 соседнего устройства, под ключенного ко входу 11 блока ввода С выхода первого вычитателя 6 разность (и 2,i--( и2,1 поступает на четвертый вход блока умножения 4, гд образуя согласно умножается на формулам (5) значение U и на ве личину (х - х)- Кроме того с выхода первого регистра 1 поступа на первый вход второго сукматора 7, на второй вход которого приходит 0,21.Сумма {U2,i + 2,1-1) поступает с выхода второго сумматора 7 на первый вход -второго вычитателя 9, на второй вход которого из третьего регистра 8 приходит, записанное в него со входа 12 значение 3(.-i-i4) . Полученная разность поступает с выхода второго вычитателя 9 на пятый вход блока умножения 4, где умножается на 1 образуя согласно формулам (5) значение U и на величину (Х - X) . Полученные в блоке умножения 4 произведения, а также значение Uo,,-, записанное во второй регистр 2 со входа 12 и проходящее через блок умножения 4 без изменений, суммируются первым сумматором 5, образуя согласно формуле (4) искомое значение функции в точке X, которое записывается в первый регистр 1 и хранится в нем. Реализацию.предлагаемого устройства можно осуществить на основе микросхем серий К 178, К 502. Введение второго сумматора, третьего регистра и двух вычитателей выгодно отличает предлагаемое устройство от прототипа, так как позволяет вычислить все коэффициенты полинома, используемого при сплайновой интерполяции функции и расширить круг решаемых задач теории приближенных вычислений по сравнению с прототипом, осуществляющим только решение дифференциальных уравнений. Расширение класса решаемых задач за счет решения задачи сплавловой интерполяции и определяет положительный эффект устройства. Формула изобретения Устройство для приближенных вычислений, содержащее блок ввода, блок умножения, первый сумматор, первый и второй регистры, причем первый вход блока умножения подключен к выходу первого регистра, второй вход блока умножения подключен к выходу второго регистра, третий вход блока умножения подключен к выходу блока ввода, первый вход первого регистра подключен к выходу первого сумматора, первый вход второго регистра подключен к выходу первого эегистра, вход первого сумматора подключен к выходу блока умножения, вторые входы первого и второго регистров объединены и являются входом занесения начальных условий устройства, третьи входы первого и второго регистров Ьбъединены и являются управляющим входом устройства, вход блока ввода является входом устройства, выход первого регистра является выходом устройства, о т л ичающееся тем, что, с целью расширения класса решаемых задач в устройство введены второй сумматор, третий регистр, первый и второй вычитатели, причем первые входы первого вычитателя и второго суматора подключены к выходу первого егистра, вторые входы первого выитателя и второго сумматора подключены к выходу блока ввода, вход третьего регистра объединен со вторыми входами первого и второго регитров, первый вход второго вычитаеля подключен .к выходу третьего егистра, второй вход второго вычи ателя подключен к выходу второго сумматора, четвертый вход блока умножения подключен к выходу первого вычитателя, пятый вход блока умножения подключен к выходу второго вычитателя, управляющий вход блока умножения объединен с управляющими входами первого и второго регистров.

Источники информации, принятые во внимание при экспертизе

1.Пухов Г.Е. Цифровые сетки параллельно-последовательного действия для интегрирования дифференциальных уравнений. Электроника и мо11елирование. вып. 3, Киев,

1974-.

2.Двторское свидетельство СССР 373735, кл. G Об F 15/00, 1972

(прототип).