Устройство для обмена информацией Советский патент 1980 года по МПК G06F3/04 

Изобрееение относится к вычислительной тех нике и может быть использовано для организации обмена между вычислительными и периферийными устройствами. Известны устройства для обмена данными, содержащие коммутатор, подключенный к блок передачи данных, связанному с числовыми матрицами адресного накопителя, регистр адреса, буферный накопитель с ассоциативньш поиском счетчик и регистра номеров терминалов и выполняющие функции управления между центральным вычислителем и периферийными устрой,ствами 1 . Недостатки устройства - сложность и низкая надежность. Наиболее близким к предлагаемому по технической сущности является устройство для передачи информации, содержащее блок хранения и поразрядный передачи кода приоритета, ключ, выходной генератор сигналов, подключенный к источнику информации и каналу связи, входной каскад,подключенный; ко входу с каналом связи, а по выходу с блоком обнаружения сигнала единицы и блоком обнаружения паузы , связанного с блоком хране 1ШЯ к поразрядной передачи кода приоритета 2. Недостатками устройства являются ограниченные функциональные возможности, допускающие только передачу информации и при том только по инициативе источника информации, а также низкая пропускная способность из-за необходимости последовательной передачи многоразрядного двоичного кода приоритета при каждом установлении информационной связи. Цель изобретения - повышение пропускной способности и расширение функциональных возможностей устройства обмена за счет обеспечения возможности ввода информации с инициативой обмена, исходящей как от приемника, так и от передатчика информации. Цель достигается тем, что в устройство для обмена информацией, содержащее дешифратор собственного адреса, блок приема, первые вход и выход которого подключены соответственно к первому входу устройства и через блок обнаружения паузы к первому входу блока формироваши сигналов приоритета, и блок выдачи информации, первый вход и выход которого являются соответственно информационными входом и выходом устройства,, введень схема сравнения, счетчик сообщений, блок формиров ния запроса, первые вход и выход которого соединены соответственно с первым входом и выходом схемы сравнения, а второй и третий выходы - соответствейно со вторыми входами блока выдачи информации и блока ф мирования сигналов приоритета, соединенного первым выходом со вторым входом блока формирования запроса, блок синхронизации, группа входов и выходов которого является соответствующими входами и выходами устройства, выход - соединен через счетчик сооб щений со вторым входом схемы сравнения, а вход - со вторым входом блока формирования запроса, и блок фор жрования управляющих сигналов, группа выходов которого является группой управляющих выходов устройства, первый и второй входы - соответственн соединены со вторым выходом блока приема и вторым входом схемы сравнения, а управля ющие вход - с управляющим входом блока информации и через дешифратор соответственн адреса с третьим выходом блока приема, вход и выход приоритета блока формирования сигналов приоритета являются соответственно вхо дом и выходом приоритета устройства, третий вход блока формирования запроса является входом запроса устройства, а также тем, что блок формирования запроса содержит триггер входы которого являются соответственно первым и третьим входами блока, а первый выход - третьим выходом блек а, элемент И, щифратор вектора обмена и регистр вектора обмена, выходы которого соединены соответственно с первыми выходом блока и входом элемента И, подключенного выходом ко второму выходу блока, а первый и второй входы - соответственно со вторым выходом три гера и выходом шифратора вектора обмена, вход которого подключен к тактирующему входу регистра вектора обмена и третьему входу блока, второй вход элемента И является вторым входом блока. Кроме того, блок формирования сигналов приоритета содержит датчик приоритета, соединенный выходом со входом первого элемента И, упралвяющий вход -которого подключен к выходу триггера и управляющему входу второго элемента И, выход которого является первь1м выходом блока, выход первого элемента И соединен с первым входом схемы сравнения и через диод развязки с выходом приоритета блока и вторым входом схемы сравнения, выход ко торой подключен ко входам второго и третьего элемента И, вход четвертого элемента И является вторым входом блока, управляющие 4 входы третьего и четвертого элементов И соединены с первым входом блока, вход приоритета которого подключен ко второму входу схемы сравнения. Кроме того, блок синхронизации содержит элемент задержки и элементы И причем управляющие входы первого, второго и третьего элементов И соединены с Зотравляющим входом блока, первый вход которого подключен к первым входам четвертого и пятого элементов И, выход первого элемента И соединен через элемент задержки со вторым входом пятого элемента И и входом третьего элемента И, выходом соединенного со входом второго элемента И, выход которого Подключен ко второму входу четвертого элемента И, соответстчующим входу и выходу из группы входов и выходов блока, выход пятого элемента И соединен со входом первого элемента И, первым выходом блока и соответствующими входом и выходом из группы входов и выходов блока. На чертеже представлена блок-схема устройства, содержащего блок 1 формирования запроса, блок 2 формирования сигналов приоритета, блок 3 приема, блок 4 обнаружения паузы, блок 5 синхронизации, .счетчик 6 сообщений, схема сравнения 7, блок 8 выдачи информации, дешифратор 9 собственного адреса, блок 10 формирования )шравляющих сигналов и канал связи 11. Блок 1 включает шифратор 12 вектора обмена, регистр 13 вектора обмена, триггер 14 и элемент 15 И. Блок 2 содержит датчик 16 приоритета, триггер 17, элементы 18,19 и 20 И, схему сравнения 21, диод 22 развязки и элемент 23 И. Блок 5 синхронизации содержит элементы 24, 25, 26 и 27 И, элемент задержки 28 и элемент 29 И. Блок 1 предназначен для формирования вектора обмена и сигнала запуска блока 2 по сигналу требования, поступающего от источника запроса. Вектор обмена представляет собой код, задающий, адрес устройства, с которым предстоит обмен информацией, направление обмена (ввод или вывод информации относительно данного устройства) и количество сообщений, передаваемых (принимаемых) в процессе обмена. Блок 2 служит для хранения и передачи в канал связи 11 сигналов приоритета, приписанного данному устройству. Блок 3 осуществляет вьщелекие из сообщений в канале связи 11 информации о состоянии канала (занят - не занят), адресной информации (кто вызывается на обмен), а также информация о направлении обмена. Блок 4 предназначен для обнаружения состояния незанятое™ канала связи 11. Блок 5 сл)окит для приема и передачи в канал связи И управляющих сигналов с целью aвтocинxpoниJaции приема - передачи сообщейий в процессе обмена. Счетчик 6 производит подсчет количества сообщений в процессе обмена. Схема сравнения 7 осуществляет сравнение количества переданных-принятых сообщений с количеством, указанном в векторе обмена. Блок 8 предназначен для передачи в канал связи 11 данных от источника запроса, а также кодов адреса и направления передачи, поступающих из блока 1. Дешифратор 9 декодирует адрес, приписанный данному устройству. Блок код вырабатывает управляющие записи - чтения, поступающие в источник запроса в зависимости от кода направления передачи, состояния счетчика и выхода дешифратора собственного адре са. При помощи канала связи 11 устройства осуществляют обмен информацией. Устройство осуществляет обмен информацией в двух режимах - активном или пассивном. В активном режиме обмен осуществляется по собственной инициативе устройства. В этом случае устройство формирует и выдает в канал связи 11 адрес устройства, с которым предстоит организовать связь, направление обмена(ввод или вывод), сигнал синхронизации а также в зависимости от направления обмена принимает или выдает информацию в виде сообщения (например, побайтно), которые подсчитываются в процессе обмена. В пассивном рюжиме устройство осуществляет ввод-вывод информации по инициативе извне, т.е. другого устройства, работающего в активном режиме. Устройство работает следующим образом. Пассивный режим. В исходном состоянии триггер 17 и счетчик 6 находятся в состоянии О. При появлении в канале связи 11 собственного адреса последний декодируется в дещифраторе 9 и поступает на вход блока 10 и на управляющие входы элементов 25, 26 . и 29 И. При этом сигнал синхронизации, подтверждающий распознавание своего адреса (квитанция 1) с выхода элемента 29 И через открытый элемент 25 И поступает в канал связи 11. Через некоторое время сигнал синхронизации (квитанция 2), указывающий о достоверной информации в канале связи 11, от устрой ства, работающего в активном режиме,.посту пает на вход элемента задержки 28 через открытый элемент 26 И. Сигнал с выхода элемента задержки 28 через время задержки поступает на инверсный вход элемента 29 И и снимает на его выходе квитирующий сигнал. После этого устройство, работающее в активном режиме, снимает свой сигнал синхронизации (квитанция 2), по которому с выхода блока 5 счетчик 6 переходит в следующее состояние. Так осуществляется процесс автоси хронизации обмена сообще1шем двух устройст

при котором блок 10 в зависимости от кода направления обмена вырабатывает сигнал чтения либо записи. По сигналу чтения сообщение от источника зпроса через блок 8 поступает в канал связи 11, а при сигнале записи информации из канала связи 11 через блок 3 поступает в источник информации. Сигнал с выхода дещифратора 9 служит для инвертирования кода направления обмена в блок 10, поскольку направления обмена фиксируется относительно устройства, работающего в активном режиме. Процесс автосинхронизации передачи остальных сообщений происходит аналогичным образом. Конец обмена определяется снятием кода адреса данного устройства в канале связи 11. Активный режим. В исходном состоянии счетчик 6, триггер 17, регистр 13 находятся в состоянии О, триггер 14 - в состоянии Требование на обмен информацией поступает oi источника запроса на вход шифратора 12, с выхода которого вектор обмена поступает на информационный ВХОД регистра 13. Этот же сигнал требования поступает на нулевой установочг ный вход триггера 14, устанавливая его в состояние О, и тактирующий вход регистра 13, записывая в него сформированный вектор обмена. Информащ1я о количестве сообщений с первого выхода регистра 13 поступает на вход схемы сравнения 7, а со второго выхода информация об адресе и направлении передачи поступает на вход элемента 15 И. Сигнал логическая 1 с инверсного выхода триггера 1 4 поступает на второй вход элемента 20 И блока 2. Момент перехода канала связи И в состоя1ше пауза (свободное состояние) фиксируется блоком 4 вьщачей сигнала, поступа- . ющего через элемент 20 И на единичный вход триггера 17. Сигнал логическая 1 с прямого выхода тииггера 17 открывает элементы 18 и 19 И. Значение приоритета с выхода датчика 16 через открытый элемент 18 И поступает на вход схемы сравнения 21 и диод 22. Если в это время приоритет, поступающий из канала связи 11 на другол вход схемы сравнения 21 и идод 22, установленный другим устройством, в момент обнаружения паузы ниже чем приоритет рассматриваемого устройство или в канале приоритет вовсе не установлен, то диод 22 откроется и через него сигнал приоритета с выхода элемента 18 И поступит в канал связи 11. При этом на входы схемы сравнения 21 поступают одинаковые значения приоритетов и на ее выходе формируется сигнал логическая 1, который через открытый элемент 19 И поступает на входы блоков 5 и 1. В случае, когда в канале связи 11 устанавливаемый приоритет выше чем приоритет рассматриваемого устройства, то диод 22 будет закрыт, а на входах схемы сравнения 21 будут разные значения сигналов приоритетов. При этом на выходе схемы сравнения 21 будет сигнал логическая О, который закроет злемент 19 И и при снятии входного сигнала с блока 4 установит триггер 17 в нулевое состояние с помощью элемента 23 И. Полярност диода 22 в блоке 2 показана для случая задания приоритетов напряжением положительной полярности. Сигнал, поступающий на вход блока 1. с выхода; блока 2 открывает элемент 15 И, через который коды адреса и направления передачи передается на вход блока 8, а через него в канал связи 11. После этого происходит процесс автосинхронизации переда ш сообщений. Сигналом с выхода блока 2, поступающего на вход блока 5, открьшаются элементы 24, 27 И. При этом сигнал синхронизации (квитан ция 1), приходящий через канал связи 11 от устройства, распознавшего свой адрес, поступает через злемент 24 И на вход элемента задерж ки 28. Задержанный сигнал с выхода элемента задержки 28 поступает через элемент 27 И в канал связи И в виде ответного сигнала синхронизации (квитанция 2). Снятие входного сигнала синхронизации вызывает снятие с задер жкой ответного сигнала синхронизации, которое переводит счетчик 6 з следующее состояни В процессе обмена сигналами синхронизации по выходным управляющим сигналам блока 10 работа которого происходит аналогично работе в пассивном режиме, происходит выдача сообщений из источника запроса через блок 2 в ка нал связи 11 либо ввод сообщений, доступающих из канала связи И через блок 3. Обмен сообщениями происходит до тех пор пока количество сообщений, записанное в регистре 13, не сравнится с переданным количест вом сообщений, подсчитьшаемым счетчиком 6. Момент равенства фиксируется схемой сравнения 7. Сигнал с ее выхода, поступающий на единичный вход триггера 14, переводит его в единичное состояние. При этом сигналом с пря мого выхода триггера 14 регистр 13 обнулится, а сигналом с блока 4 триггер 17 установи ся в состояние О и тем самым будет осуще влен запрет выдачи в канал связи II сигнала приоритета и сигналов синхронизации. На этом процесс обмена заканчивается. Таким образом устройство позволяет осуществлять прием и передачу сообщений с одновременным их подсчетом как по собственной инициативе, так и по инициативе других, аналогичных устройств. Сравнение приоритетов 8 за один такт позволяет повысить быстродействие обмена информацией в целом. Формула изобретения 1. Устройство для обмена информацией, содержащее дещифратор собственного адреса, блок приема, первые вход и выход которого подключены соответственно к первому ьходу устройства и через блок обнаружения паузы к первому входу блока формирования сигналов приоритета, и блок выдачи информации, первый вход и выход которого являются соответственно информационными входом и выходом устройства, отличающееся тем, что, с целью повыщения пропускной способности и расцшре1гия функциональных воз-, можностей за счет обеспечения возможности ввода информации ,с инициативой источника и получателя,.в устройство введены схема сравнения, счетчик сообщений, блок формирования запроса, первые вход и выход которого соединены соответственно с первым входом и выходом схемы сравнения, а второй и третий выходы - соответственно со вторыми входами блока выдачи информации и блока формирова1шя сигналов приоритета, соединенного первым выходом со вторым входом блока формирования запроса, блок синхронизации, группа входов и выходов которого является соответствующими входами и выходами устрой ства, выход - соединен через счетчик сообщений со вторым входом схемы сравнения, а вход - со вторым входом блока формирования запроса, и блок формирования управляющих сигналов, группа выходов которого является группой управляющих выходов устройства, первый и второй входы соответственно соединены со вторым выходом блока приема и вторым входом схемы сравнения, а управляющий вход - с управляющим входом блока синхронизации и через дешифратор собственного адреса с третьим выходом блока Приема, вход и выход приоритета блока формирования сигналов приоритета являются соответственно входом и выходом приоритета устройства, третий вход блока формирования запроса является входом- запроса устройства. 2. Устройство по п. 1,отличающее с я тем, что блок формирования запроса содержит триггер, входы которого является соответственно первым и третьим входами блока, а первый выход - третьим выходом блока, элемент И,.шифратор вектора обмена и регистр вектора обмена,выходЬ1 которого соединены соответственно с первыми выходами блока и входом элемента И, подключенного выходом ко второму выходу блока, а первый и второй входы - соответственно со вторым выходом триггера и выходом шифратора вектора обмена, вход которого подключен к тактирующе му входу регистра вектора обмена и третьему входу блока, второй вход элемента И является вторым входом блока. 3. Устройство по п. 1, о т л и ч а ю щ ее с я тем, что блок формирования сигналов приоритета содержит датчик приоритета, соединенный выходом со входом первого элемента И, управляющий вход которого подключен к выходу триггера и управляющему входу вто рого элемента И, выход которого является первым выходом блока, выход первого ЭЛЕмента И соединен с первым входом схемы сравнения и через диод развязки с выходом приоритета блока и вторым входом схемы сравнения, выход которой подключен ко входам второго и третьего элемента И, вход 4etвертого элемента И является вторым входом блока, управляющие входы третьего и четвертого элементов И соединены с первым входом блока, вход приоритета которого подключен ко второму входу схемы сравнения. 7 10 4. Устройство по п. 1, о т л и ч а ю щ ее с я тем, что блок синхронизации содержит элемент задержки и элементы И, причем управляющие входы первого, второго и третьего элементов И соединены с управляющим входом блока, первый вход которого подключен к первым входам четвертого и пятого элементов И, выход первого элемента И соединен через элемент задержки со вторым входом пятого элемента И и входом третьего элемента И, выходом соединенного со входом второго элемента И, выход которого подключен ко второму входу четвертого элемента И, соответствующим входу и выходу из группы входов и выходов блока, выход пятого элемента И соединен со входом первого элемента И, первым выходом блока и соответствующими входом и выходом из группы входов и выходов блока. Источники информащ1и, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 399864, кл. G 06 F 13/00, 1971. 2.Авторское свидетельство СССР № 291199, кл. G 06 F 9/00, 1968 (прототип). .