Ячейка аналоговой памяти Советский патент 1980 года по МПК G11C27/00 

Описание патента на изобретение SU729643A1

(54) ЯЧЕЙКА АНАЛОГОВОЙ ПАМЯТИ

Похожие патенты SU729643A1

название год авторы номер документа
Аналоговое запоминающее устройство 1979
  • Матвеев Сергей Всеволодович
  • Самсонов Борис Сергеевич
SU799012A1
Ячейка аналоговой памяти 1974
  • Лебедев Анатолий Петрович
SU481068A1
ПИКОВЫЙ ДЕТЕКТОР 2009
  • Гутников Анатолий Иванович
  • Пикаева Лариса Анатольевна
  • Давлетчин Дмитрий Зуфарович
RU2409818C1
Аналоговое запоминающееуСТРОйСТВО 1979
  • Голик Станислав Матвеевич
  • Гойденко Виктор Николаевич
  • Ванжула Владимир Васильевич
SU801104A1
Аналоговое запоминающее устройство 1979
  • Шкиль Юрий Владимирович
  • Сапалев Петр Александрович
SU830583A1
Аналоговое запоминающее устройство 1981
  • Осипов Виктор Николаевич
SU978200A1
СЛЕДЯЩАЯ ЛИНИЯ ЗАДЕРЖКИ 1993
  • Петров Илья Иванович
RU2085026C1
Устройство считывания сигналов с фотоприемной матрицы инфракрасного излучения (варианты) 2018
  • Зверев Алексей Викторович
  • Макаров Юрий Сергеевич
RU2688953C1
Аналоговое запоминающее устройство 1978
  • Тимкин Юрий Викторович
  • Финогенова Евгения Владиславовна
SU767844A1
Аналоговое запоминающее устройство 1980
  • Плеханов Владимир Сергеевич
SU881866A1

Иллюстрации к изобретению SU 729 643 A1

Реферат патента 1980 года Ячейка аналоговой памяти

Формула изобретения SU 729 643 A1

Изобретение относит к устройствам информационно-измерительной техники и автоматики и может быть использовано при решении различных зацач автоматического управления. Известно аналоговое запоминающее устройство, содержащее операционный усилитель, накапительный элемент - конценсатор, ключи на МОП-транзисторах, в которое с целью повышения помехоустойчивости ввепены третий ключ, опорный элемент и формирователь l} . Опнако значительнь1 тсж разряда запоминающего конденсатора не обеспечивает олительного хранения информации с большой точностью. Кроме того эта схема имеет малое быстродействие. Наиболее близким техническим решеЯ1ЮМ к изобретению является ячейка. ана логовой памяти, содержащая накопительный элемент, например конденсатор, опер ционный усилитель, неинвертирующий вхоа которого соединен через первый ключ с входом ячейки и через элемент следящей обратной связи с выходом ячейки, а инвертирующий вход соединен через перы,1й элемент отрицательной обратной связи с выходом ячейки и через второй элемент отрицательной обратной связи с М.1ХОДОМ операционного усилителя, подсоединенным через второй ключ к входу выходного повторителя напряжения и к одной из обкладок конденсатора, вторая обкладка которого соединена с общей шиной, управляющие электроды первого и второго ключей соединены с первой управляющей шиной 2 . Низкая точность схемы вызвана значительной разностью потенциалов, приложенных к второму ключу во время хранения информации. Этв разность обусловлена тем, что напряжение, хранимое на конденсаторе, равно сумме запоминаемого напряжения и напряжения смещения транзистора выгодного повторителя, зависящего от его параметров и выбранного режима. Напряжение смещения транзистора выходного повторителя изменяется в широких пределах в зависимости от примеиешюго типа и технологического разбр са. Эта величина, которая может достигать нескольких вольт, и опрецеляет разность потенциалов, приложенных к второму ключу и обуславливает значительную величину тока утечки через этот клю Целью изобретения является увеличение точности запоминания и времени хранения информации ячейки. Достигается это тем, что в ячейку аналоговой памяти, содержащую накопи. тельный элемент например .конденсатор, операционный усилитель, неипвертируюший вход которого соединен через первый ключ с входом ячейки и через элемент следящей обратной связи - с выходо ячейки, а инвертирующий вход соединен через элементы отрицательной обратной связи с выходом ячейки и выходом опера ционного усилителя, подключенного через второй ключ к входу выходного повторителя напряжения и к одной из обклааок конденсатора, вторая обкладка которого подключена к общей шине, введены третий ключ, управляющий вход которого под ключен к второму управляющему входу, выход подключен к не инвертирующем у вхо ду операционного усилителя, и регулятор напряжения, выход которого подключен к вхопу третьего ключа. На чертеже представлена принципиальная электрическая схема ячейки аналогов памяти. Ячейка аналоговой памяти содержит пер№1й ключ 1, второй ключ 2, третий ключ 3, первый 4 и второй 5 резисторы отрицательной j обратной связи, операционный усилитель 6, конденсатор 7, вы ходной повторитель 8, резистор следящей обратной связи 9, регулятор напряжения Ячейка памяти работает следующим об разом. В режиме выборки информации клю чи 1 и 2 замкнуты, а третий ключ 3 разомкнут. Благодаря действию 10О% отри цательной обратной связи, на выходе яче ки памяти устанавливается напряжение, рвй1ое входному. В режиме хранения информации ключи 1 и 2 размыкаются, а ключ 3 замыкается. В результате операционный усилитель 6 начинает работать в режиме повтори.теля напряжения, на не вертирующий вход которого подается сум напряжений: первое - равное выходному 7 34 напряжоиию ячейки, а второе, подбираемое с помощью регулятора напряжения 10 равное напряжешчо смещения транзистора выходного повторителя напряжения 8. Таким образом, на выходе операционного усилителя 6 устанавливается потенциал равный потенциалу, хранимому на конденсаторе 7. Следовательно, в режиме хранения входная и выходная точки ключа 2 эквипотенциальны в течение всего времени хранения, что позволяет свести ток утечки ключа 2 до минимума. Использование в ячейке аналоговой памяти дополнительного ключа и регулятора напряжения позволило существенно увеличить точность запоминания и время хранения информации при сохранении быстродействия, что показали проведеннь е испытания устройства. Формула изобре.тения Ячейка аналоговой памяти, содержащая накопительный элемент, например, конденсатор, операцио1шый усилитель, неинвертирующий вход которого соединен через первый ключ с входом ячейки и через элемент следящей обратной связи с Ы51ХОДОМ ячейки, а инвертирующий вход соединен через элементы отрицательной обратной связи с выходом ячейки и выходом операционного усилителя, подключенного через второй ключ к входу выходного повторителя напряжения и к одной из обкладок конденсатора, вторая обкладка которого подключена к общей щине, управляющие входы первого и второго ключей подключены к первому управляющему входу ячейки, отличающаяся тем, что, с -целью увеличения точности запоминания и времени хранения информации ячейки, в нее введены третий ключ, управляющий вход которого подключен к второму управляющему входу, выход подключен, к не инвертирующему входу oneрационного усилителя, и регулятор напряжения, выход которого подключен к входу третьего ключа. Источники информации принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 545008, кл. G 11 С 27/ОО, ЗО.01.77. 2.Авторское свидетельство СССР № 481069, кл. G 11 С 27/00, 15.08.75 (прототип).

SU 729 643 A1

Авторы

Матвеев Сергей Всеволодович

Самсонов Борис Сергеевич

Даты

1980-04-25Публикация

1978-10-04Подача