Внешнее устройство управления Советский патент 1980 года по МПК G06F9/02 

Изобретение относится к вычислительной технике и может быть использовано для управления процессором или внешними устройствами.

Известно устройство управления, содержащее блок набора информации, блок формировани-я управляющих сигналов, блок признаков пультовых операций, блок управления и блок индикации, соединенные между собой и процессором с помощью системы адресных, информационных и управляющих шин 1 .

Недостатком известных инженерных пультов управления являются ограниченные функциональные возможности в автоматическом режиме работы процессора.

Наиболее близким техническим решением к описываемому изобретению является устройство, содержащее блок свяви с процессором, блок набора информации, блок управляющих сигналов и регистр индикации, первый и второй входы которого подключены соответственно к первым выходам блока управляющих сигналов и блока связи с процессором, первый и второй входы которого подключены соответственно ко второму выходу блока управляющих сигналов и выходу блока набора информации, а третий вход и второй выход блока связи с процессором подключены ко входу и выходу устройства 2 .

Недостатком данного инженерного пульта управления является сравнительно большое время поиска неисправ10ности процессора при ручной работе с инженерного пульта.

Цель изобретения - со}сращение непроизводительных затрат за счет уменьшения времени поиска неисправности процессора.

Поставленная цель достигается тем, что во внешнее устройство управления, содержащее блок связи с процессором, блок набора информации, блок управления и регистр индикации, первый и второй входы которого подключены соответственно к первым выходам блока управления и блока связи с процессором, первый и второй входы которого подключены соответственно ко второму выходу блока управления и выходх блока набора информации, третий вход и второй выход блока связи с -процессором подключены

соответственно к выходу и входу процессора, введены блок задания отображения предыдущего состояния и регистр предыдущего состояния,входы которого подключены соответственно к выходу регистра индикации и к третьему выходу блока управления, вход которого подключен к выходу блока задания отображения предыдущего состояния.

Кроме того, блок задания отоефажения предыдущего состояния содержит дешифратор и переключатель, выход koTOporo через дешифратор соединен с Ьыходом блока.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит блок 1 набора информации, включающий переключатели 2, 3 и 4 набора информации, блок 5 управления, регистр б индикации,, регистр 7 предыдущего состояния,, блок 8 задания отображения предыдущеi x состояния, в состав которого входят переключатель 9 и дешифратор 10,, предназначенный -для формирования сигналов занесения предыдущего состояйия. Инженерный пульт подключается к процессору 11 через блок 12 связи с процессором. Процессор имеет регистровую структуру и все регистры его связаны между собой и с оперативной памятью только через общие ин|формационные потоки и арифметико-ло гическое устройство. Управление процессором осуществляется при помода сигналов, поступающих через блок 12 связи с процессором с блока 5 управления. Ответные сигналы и инфомация передаются из процессора в инженерный пульт через блок 12 связи с процессором. Эти блоки обеспечивают подключение регистров устройства к основным информационным и управляющим потокам процессора 11 И позволяют осуществить передачу информации между отдельными регистрами процессора и инженерным пультом управления через общие информационные и управляющие потоки. Блок 5 содержит органы управления (кнопки и переключатели) и элементы, запо1линающие признаки пультовых операций, которые должны быть выполнены. Эти элементы (триггеры) устанавливаются в единичное состояние при нажати 1 оператором соответствующих кнопок на пульте управления (чтение запись, установка адреса команды и т.д..)..

Блок 1 набора информации содержит группу переключателей 2, 3 и 4. Группа перекл.)чателей 2 предназначена для задания адреса команды, адреса микрокоманды, номера внешнего устройства при начальной загрузке прог.рашл, а также байта информации, записываемого с пульта управления. Группа переключателей 3 предназначена для задания адреса- оперативной памяти при выполнении чтения или записи с инженерного пульта управления, адреса сравнения любого уровня номера регистра процессора. Переключатель 4 предназначен для задания типа памяти (основания, мультиплексная, регистры процессора и т.д.).

Регистр 6 индикации предназначе для хранения переменной информации, которую необходимо индицировать на инженерном пульте управления. Устройство имеет также постоянную индикацию содержимого некоторых регистров и состояния управляющих триггеров процессора. Большинство функций пульта управления выполняется в остановленном состоянии процессора (т.е. когда никакие микропрограммы не выполняются), Для управления определенной пультовой операцией переключатели управления устанавливаются в необходимое положение, и нажимается соответствующая кнопка. Некоторые пультовые операции реализуются полностью аппаратными средствами, при выполне нИИ других - используется устройство MHKponporpaMiviHoro управления процессора.Аппаратными средствами реализуются такие функции, как сравнение адресов, пуск и останов процессора, установка адреса микрокоманды, вывод на индикацию какого-либо общего, специального или универсального регистра, вывод на индикацию предыдущего состояния какого-либо общего, специального или универсального регистра. Для выполнения этих функций при нажатии соответствуюгдих кнопок блока 5 управления или установке переключателя 9 в блоке 8 задания отображения предыдущего состояния формируются управляющие сигналы, которые через блок 12 связи с процессором поступают в процессор, где осуществляют соответствующие этим наборам выше перечисленные функции. Все остальные функци устройства реализуются микропрограммно. Так, например, при нажатии соответствующей кнопки (чтение, запись, установка адреса команды, начальная загрузка программы и т.д.) устанавливается в единичное состояниесоответствующий триггер в блоке 5 управления и. .формируется сигнал запроса от пульта, который через блок 12 связи с процессором поступает в процессор. Если процессор находится в остановленном состоянии, то производится переход к выполнению специальной микропрограммы, которая анализирует состояние блока 5 управляющих сигналов через блок 12 связи с процессором. В зависимости от причины, вызвавшей ручную операцию (чтение, запись и т.д.), производится передача информации из оператив|ной памяти в регистр 6 индикации или передача информации, установлен .-ной на пульте, в ячейку памяти, задан ную на переключателях блока 1 набора информации. Несмотря на то, что современные системы обработки данных обладают довольно мощными средствами обнаружения места неисправности, например микропрограммная диагностика процес сора, все же иногда приходится поис неисправностей осуществлять вручную, т.е. с использованием средств инженерного пульта управления и осциллографа. Обычно схема обнаружения ошибки вырабатывает сигнал Сбоя, по которому останавливает работу процессор с запаздыванием в один или более ма шинных тактов. При выполнении этих тактов информация, характеризующая неисправность, может- изменяться и, следовательно, причина неисправност пропадает. В качестве .примера рассмотрим сбой адресного регистра пам ти микропрограмм. В начале каждого машинного такта выбирается микроком да, состоящая из двух частей, перва часть является операционной и управ ляет работой процессора, вторая часть является адресной и указывает адрес следующей микрокоманды, кото.рая должна выполняться следующей. Адрес следующей микрокоманды, указываемый в предыдущей микрокоманде, определяется неоднозначно и зависит от состоянии индикаторов процессора и, в зависимости от их состояния, гфоизводится переход к той или иной микрокоманде. Адрес любой микрокоманды контролируется по модулю два, и, если обнаружен сбой в микрокоман де, вырабатывается сигнал сбоя. По этому сигналу производится останов машины, но к этому моменту времени из микропрограммной памяти уже считалась следующая микрокоманда к в адресный регистр микропрограммной памяти занесен новый адрес, не связанный с ошибкой. Так как перехо к любому адресу микропрограммной памяти может выполняться из многих микрокоманд вызывает довольно длительный по времени процесс. Этот процесс еще больше увеличивается при перемеживающихся сбоях. Рассматриваемое устройство управ ления процессором позволяет уменьшит время поиска неисправности за счет наличия регистра 7 предыдущего состояния и блока 8 задания отображени предыдущего состояния. При обнаруже нии ошибки в оборудовании процессор работа процессора о стан а вливается (если задан режим останов по сбою на инженерном пульте) и в регистре 6 индикации высвечивается один из указателей сбоя (сбой адресного регистра, сбой информационного регистра и т.д.). После чего включаются диагностические средства локализации неисправности, если с пo ющью диагностических средств не удалось локализовать ошибку, то производится поиск неисправности с помощью инженерного пульта (ручной поиск). Для этого в блоке 8 задания отображения предыдущего состояния устанавливается с переключателя 9 положение, указывающее необходимый регистр,например регистр адреса микропрограммной памяти, изаново запускается программа, в которой обнаружена ошибка. Выходы переключателя 9 поступают в дешифратор 10, формирующий управляющие сигналы предварительного отображения, которые через блок 5 управления и блок 12 связи с процессором поступают в процессор и подключают соответствующий регистр процессора к блоку 12, а затем в регистр б индикации. Таким образом, всякий раз когда изменяется информация в заданном регистре с помощью блока 8 задания отображения предыдущего состояния, он заносится в регистр 6 индикации, а содержимое регистра 6 инд11кации по предыдущему занесению информации в регистр по синхросигналу перено-. сится в регистр 7 предыдущего состояния. Таким образом, при обнаружении сбоя в регистре 7 предыдущего состояния хранится содержимое регистра в момент сбоя. Устройство управления обеспечивает следующие функции: формирования отдельных управляЮШ.ИХ сигналов (пуск, останов, прерывание и т . д„) управление переключением режима работы процессора; останова или перехода по сравнению набранного на пульте и текущего адресов соответствующего уровня (адресов микрокоманд или команд); управление реакцией процессора на обнаружение сбоев в его работе; передачу информации из ячеек оперативной памяти или регистров процессора адресуемых при помощи блока 4 набора информации в регистр 6 индикации ;. передачу информации, установленной вручную в блоке 1 набора информации, в адресные регистры процессора или ячейки оперативной памяти, адресуемые при блока 1 набора информации; передачу информации (адресной, управляющей и т.д.), определяющей предыдущее состояние процессора (до момента ее изменения) в регистр 7 предыдущего состояния, , адресуемой с помощью блока 8 задания отображения предыдущего состояния.

Формула изобретения

1. Внешнее устройство управления, содержащее блок связи с процессором, блок набора информации, блок управления и регистр индикации, первый и второй Bxoxfbi которого подключены соответственно к первым выходам блока управления и блока связи с процессором, первый и второй входы которого подключены соответственно ко второму выходу блока управления и выходу блока набора информации, третий вход и второй выход блока связи с процессором подключены соотвественно к выходу и входу процессора, отличающееся тем, что, с целью сокращения непроизводительных затрат за счет уменьшения времени поиска неисправности процес. сора, в него введены блок задания

отображения предыдущего состояния и регистр предыдущего состояния, входы которого подключены соответственно к выходу регистра индикации и к третьему выхбду блока управления, вход которого подключен к выходу блока задания отображения предыдущего состояния.

1 2. Устройство по п,1, отличающее ся тем, что блок задания отображения предыдущего состояния содержит дешифратор и переключатель, выход которого через дешифра.тор соединен с выходом блока.

Источники информации, принятые во внимание при экспертизе

1о Патент Великобритании 1108800, кл. G 4 А, 1968.

2. Процессор ЭВМ ЕС-1020. Под редакцией A.M. Ларионова, М,, Статистика, 1975 (прототип).

JUUt