Устройство декодирования импульсной последовательности Советский патент 1980 года по МПК H03K13/00 

Иаобретение относится к импульсной технике. Устройство может быть использовано для повышения надежности обработки импульсных сигналов .

Известно устройство декодирования импульсной последовательности, содержащее генератор импульсов, выход которого подключен к управляющему входу элемента задержки, причем информационный вход элемента задержки подключен к входу устройства, а выходы подключены к пороговому элементу 1,

Известно устройство декодирования импульсной последовательности, содержащее Генератор импульссэв, соединенный с управляющим входом элемента- задержки, п элементов совпадения, п дешифраторов адресов ступеней декодирования по числу интервалов в. импульсной последовательности и блок адресации ступеней декодирования., причем выходы блока адресации ступеней декодирования подключены к адресным входам эЛемента задержки, выходы элементов задержки подключены к входам соответствующих п дешифраторов ступеней декодирования, выходы каждого из которых

подключены к первым входам соответствующих п элементов совпадения, вторые входы п элементов . совпадения подключены к сигнальному входу элемента задержки, а выходы п элементов совпадения подк.гаочены к соответствующим .входам блока адресации ступеней декодирования 2,

Недостатком известных устроЧсгь

10 является низкая надежность.

Цель изобретения - повышени. иг дежности устройства.

Это достигается тем, что в устройство .декодирования импульсной пос15. ледовательнс/Ьти, содержащее генератор и-мпульсов, блок задержки, пороговый элемент, введены циклический распределитель, коммутатор блок элементов ИЛИ, число которых равно

20 h интервалг1М декодируемой импульсной последовательности, и блок элементов И, с числом групп элементов И, равным п, каждая из которых включает k элементов И, где . Причем

25 блок задержки содержит k параллельных элементов задержки, выход генератора импульсов подключен к входу циклического распределителя, выходы которого через коммутатор подк.чю30 чены к последовательным входам г; i раллельных элементов задержки, упра ляюьдае входы последних подключены к первому выходу циклического распределителя, параллельные выходы элементов задержки соединены с первыми входами элементов И соответствую щих групп блока элементов И, вторые входы одноименных элементов И, групп блока элементов И соединены с соответствующими выходами циклического распределителя, а выходы элементов Ивсех групп блока элементов И соединены с входами соответствующих элементов ИЛИ блока элементов ИЛИ выходы которых подключены к входам порогового элемента, информационный вход порргово го элемента соединен с информационным входом коммутатора. Структурная электрическая схема устройства приведена на чертеже. Устройство содержит генератор 1 импульсов, блок 2 задержки, состоящий из к параллельных элементов задержки, пороговый элемент 3, циклический распределитель 4, коммутатор 5, блок 6 элементов И с числом групп элементов И, равным п . каждая из которых включает kэлементов И, блок 7 элементов ИЛИ, чис ло которых равно п интервалам декодируемой импульсной последователь ности , Устройство работает следующим . образом. На информационный вход коммутатора 5 поступает импульсная последовательность,.подлежащая декодированию. Управляющий импульс на выходах циклического распределителя 4, продвигаясь в обратном порядке к но мерам выходов, управляет работой коммутатора. Каждый- импульс последовательности с помощью циклическог распределителя квантуется во времени на k + 1 часть, каждая часть которого последовательно записывает ся в первые ячейки к параллельных элементов задержки блока 2. При это одновременные части всех импульсов последовательности записываются в разные ячейки к параллельных элементов задержки. Импульсы с первого выхода циклического распределителя, поступающие через к тактов генерато ра 1; подаются на управляющие входы параллельных элементов задержки бло ка 2:. Импульсы, с выходом циклическо гО распределителя, кроме того, поступают на входы элементов И всех п групп блока 6 и управляк1т восстанов лением импульсов последовательности При этом каждЕЛй импульс на выходе . циклического распределителя с помощ вторых вх-одов одноименных элементов И каждой из а групп блока б опрашив ет по одной ячейке k параллельных элементов задержки, в которых хранятся только одноименные кванты всех п импульсов. Восстановленные по длительности импульсы последовательности с выходов элементов И всех п групп блока 6 поступают на соответствующие входы элементов ИЛИ блока 7, с выходов которых импульсы поступают на входы порогового элемента 3. На входах порогового элемента до и после прихода последнего импульса последовательности .присутствует не более одного импульса последовательности. С приходом последнего импульса последовательности на всех п+1 входах порогового элемента присутствуют импульсы, которые участвуют в формировании сигнала общего декодирования на выходе порогового элемента. Использование последовательно-параллельной записи импульсов в блок задержки с последующигл пар эллельнопоследовательньш восстановлением с комбинированием отводов позволяет повысить надежность устройства и понизить тактовую частоту .блока задержки в- k раз. Формула .изобретения. Устройство декодирования импульсной последовательности, содержащее генератор импульсов, блок задержки, пороговый элемент, информационный вход которого подключен к входной шине устройства, о т л и ч а ющ е е с я тем, что,.с целью повыщения его надежности, в него введены циклический распределитель, ко « мутатор, блок элементов ИЛИ, число которых равно п интервалам декодируемой импульсной последовательности, блок элементов И. с числом групп элементов И, равным п, каждая из которых включает k элементов И, где k п, причем блок задержки содержит k параллельных элементов задержки, выход генератора импульсов подключен к входу циклического распределителя, выходы которого через коммутатор подключены к последовательным входам параллельных элементов задержки, управляющие ВХОДЫ которых подключены к первому выходу цикличаскогсг распределителя, параллельные выходы элементов задержки соединены с первыми входами элементов И соответствующих групп блока элементов И, вторые входда одноименных элементов И групп блока элементов И соединены с соответствующими выходами- циклического распределителя, а выхода элементов И всех групп блока Элементов И соединены с входами соответствуюодах элементов ИЛИ блока элементов ИЛИ, выходы которых соединены с .входами порогового элемента, информадионный вход которого соединен с информационным входом коммутатора. Источники информации, принятые во внимание при экспертизе 1,Глобус И.А. Двоичное кодирование в асинхронных системах, М,, Связь, 1972, с. 15-30. 2.Авторское свилетельство СССР № 566398, кл. Н 03 К 13/22, 1976 (прототип)