УСТРОЙСТВО ДЛЯ ПОРОГОВОГО ДЕКОДИРОВАНИЯ СВЕРТОЧНЫХ КОДОВ Российский патент 1997 года по МПК H03M13/12 

Изобретение относится к области вычислительной техники и области техники связи, может быть использовано в системах передачи информации по каналам связи.

Известны устройства для порогового декодирования сверточных кодов, содержащие регистр информации, выходы ячеек которого соединены со входами блока формирования синдромов ошибок, выходы которого соединены со входами ячеек синдромного регистра, выходы которого соединены со входами блока формирования проверок, выходы которых через блоки умножения на весовые коэффициенты соединены со входами пороговых элементов, выходы которых соединены с соответствующими входами информационного регистра [1] С целью повышения надежности декодирования в устройство дополнительно введен регистр изменений, входы которого соединены с соответствующими выходами пороговых элементов, а выходы с соответствующими входами информационного регистра [2]
Недостатком этих устройств, снижающих надежность декодирования, является появление эффекта размножения ошибок в каналах связи низкого качества, например в каналах с пакетирующимися ошибками. Размножение ошибок в пороговых декодерах является следствием того, что по мере ухудшения качества канала связи, в котором используется устройство, возникают ложные срабатывания пороговых устройств, в результате чего по цепи обратной связи происходит ложная коррекция в регистре синдрома и ухудшается надежность декодирования последующих информационных символов.

Известно устройство для декодирования сверточных кодов, выбранное в качестве прототипа [3] в котором для снижения эффекта размножения ошибок в каналах низкого качества используется n одинаковых ступеней декодирования (n 4 6) и в каждую ступень введен второй регистр синдрома и вторая группа пороговых устройств с более низкими по сравнению с основными порогами, с помощью которых корректируются состояние блока формирования проверок и уровни порогов.

Недостатки известного устройства для декодирования сверточных кодов являются следствием последовательного включения одинаковых n ступеней декодирования.

Эти недостатки заключаются в следующем.

1. Время декодирования каждого информационного блока t_Σ независимо от количества обнаруженных и исправленных ошибок (от качества канала связи) одинаково и равно времени прохождения этого блока по всем ступеням декодирования
t_Σ=n•t_дек,
где t_дек время декодирования в одной ступени.

Это приводит к тому, что выполняется много лишних логических и арифметических операций, в конечном итоге снижающих производительность известного устройства (удельного количества операций, затрачиваемых на декодирование одного информационного блока). Это особенно важно, когда устройство конструктивно реализуется на микропроцессоре или микро-ЭВМ.

2. Эффект повышения надежности декодирования в прототипе реализуется не в полной мере вследствие того, что наиболее чистым от ошибок является регистр синдрома последней ступени, а в первой степени регистр синдрома засорен в большей степени, что снижает способность пороговых элементов первой ступени дать надежную оценку информационных символов следующего блока в случае ухудшения качества канала связи. Кроме того, уровни порогов во всех ступенях декодирования одинаковы, что также неблагоприятно влияет на надежность декодирования, так как в первых ступенях регистр синдрома засорен ошибками в большей степени и уровень порога должен быть выше. Используемые в прототипе дополнительный регистр синдрома и дополнительные пороговые элементы для коррекции уровня порогов учитывают только изменения качества канала связи.

3. Материальные затраты (количество функциональных элементов) при конструктивной реализации известного устройства увеличиваются практически в n раз по сравнению с одной ступенью декодирования.

Последовательное включение n одинаковых ступеней декодирования целесообразно только в том случае, когда скорость передачи информации ограничивается быстродействием конструктивно используемой элементной базы. Однако далеко не всегда быстродействие элементной базы ограничивает скорость передачи информации, в большинстве практически используемых систем связи скорость передачи ограничивается другими характеристиками системы (например, полосой пропускания канала, требованиями потребителя и пр.). Кроме того, быстродействие прототипа в принципе не может быть реализовано, если это устройство конструктивно выполняется на одном микропроцессоре или микро-ЭВМ.

Цель изобретения повышение надежности декодирования, повышение производительности устройства и экономия материальных ресурсов (уменьшение количества функциональных узлов).

Поставленная цель достигается тем, что в устройство для порогового декодирования сверточных кодов, конструктивно выполняемое на одной ступени декодирования, содержащей регистр информации 1, последовательный вход 14 которого является входом информационных символов, а параллельные выходы соединены с соответствующими входами блока формирования синдрома 2, последовательный вход которого является входом проверочных символов, регистр синдрома 5, группы выходов которого через блок формирования проверок 8 и блоки умножения на весовые коэффициенты 9 подключены к соответствующим входам одноименных пороговых элементов 10, выходы которых через коммутатор 3 соединены с параллельными входами регистра синдрома и с соответствующими параллельными входами регистра изменений 12, параллельные выходы которого через другой коммутатор 13 соединены с параллельными входами блока формирования проверок дополнительно введены первый буферный регистр 6, через параллельные входы которого по сигналу на разрешающем входе в него переносится состояние регистра синдрома 5, последовательный вход первого буферного регистра соединен с источником логического нуля, а последовательный выход с последовательным входом регистра синдрома 5; второй буферный регистр 4, состояние которого через параллельные выходы по сигналу на разрешающем входе переносится в регистр синдрома, а последовательный вход соединен с последовательным выходом регистра синдрома; последовательный выход регистра изменений 12 соединен с последовательным входом этого же регистра; счетчик итераций 16, последовательный вход которого соединен с источником логической единицы, L-ый выход (L число символов в синдроме) счетчика итераций соединен с первым входом триггера 11, второй вход которого подключен к объединенным выходам пороговых элементов, выходы счетчика итераций от L-го до (n - 1)•L-го (n допустимое число итераций) соединены с (n 1) дополнительными входами блока формирования проверок; триггер 11, прямой выход которого подключен к разрешающим входам первого и второго буферных регистров, а инверсный выход подключен к установочному входу счетчика итераций, объединен с n•L-ым выходом этого же счетчика и подключен к установочному входу регистра изменений и выходу устройства, разрешающему ввод очередного блока символов для декодирования.

Содержащийся в каждой ступени декодирования прототипа дополнительный регистр синдрома и дополнительные группы пороговых элементов и блоков умножения на весовые коэффициенты в предлагаемом устройстве не показаны, так как не входя в систему его отличительных признаков, но при необходимости использования их положительного эффекта эти дополнительные узлы могут быть введены и в предлагаемое устройство.

Докажем соответствие предлагаемого решения критерию "существенные отличия".

Отличительными конструктивными признаками предлагаемого устройства являются введение двух буферных регистров, счетчика итераций, триггера, дополнительных входов блока формирователя и новые электрические связи межу вновь введенными узлами и узлами прототипа. Все отличительные конструктивные признаки представляют единую совокупность признаков, так как все элементы предлагаемого устройства взаимосвязаны, соединены в единую систему, действие одного из них непосредственно влияет на другое и на качество функционирования системы в целом. Такая новая совокупность конструктивных признаков вместе с известными признаками прототипа позволяет получить положительный эффект:
повышение надежности декодирования;
повышение производительности устройства и экономию материальных ресурсов.

Повышение надежности декодирования достигается за счет снижения эффекта размножения ошибок в каналах плохого качества; повышение производительности устройства за счет уменьшения среднего времени декодирования; экономия материальных ресурсов (уменьшение количества узлов) за счет интенсивности использования одной ступени декодирования.

Заявителю неизвестны технические решения, которые имеют совокупность конструктивных признаков, аналогичных предлагаемому решению.

Появление у предлагаемого устройства новых свойств, не присущих его частям, можно показать путем сопоставления функции введенных узлов и функциональных возможностей предлагаемого устройства. Каждый дополнительно введенный узел: буферные регистры, триггер, счетчик и пр. выполняет те же функции, что и в других известных радиотехнических устройствах. Совокупность этих известных узлов обеспечивает предлагаемому устройству свойства, не совпадающие со свойствами в известных устройствах.

На чертеже приведена блок-схема предлагаемого устройства для порогового декодирования сверточных кодов.

Устройство для порогового декодирования сверточных кодов содержит регистр информации 1, блок формирования синдрома 2, первый и второй коммутаторы 3 и 13, регистр синдрома 5, первый и второй буферные регистры 6, 4, блок формирования проверок 8, блоки 9 умножения на весовые коэффициенты, пороговые элементы 10, триггер 11, регистр изменений 12, счетчик итераций 16. На чертеже обозначены информационный вход 14, вход проверочных символов 15, входы 7 и 18 регистра 6 и счетчика 17, выход 17 разрешает ввод следующего блока информационных и проверочных символов по входам 14 и 15, выход 19 является выходом декодированных информационных символов.

Выбор элементной базы для конструктивного выполнения предлагаемого устройства зависит от структуры используемого кода. Это могут быть микросхемы малой и средней степени интеграции для кодов с малым кодовым ограничением (или длиной блока).

При конструктивном выполнении устройства на микросхемах малой и средней степени интеграции: регистры 1, 5, 12 могут быть выполнены на регистрах сдвига, имеющих параллельные входы-выходы и установочные входы, регистры 4 и 6 могут быть выполнены на регистрах сдвига с параллельным переносом состояний, блок 2 формирования синдрома выполняется на сумматорах по модулю 2 для суммирования информационных и проверочных символов в соответствии со структурой используемого кода. Блок 8 формирования проверок по L входам суммирует по модулю 2 определенные выходные сигналы регистра синдрома для формирования группы проверок данного кода; по (n 1) входам устанавливается набор перемычек для соединения этих входов со входами пороговых элементов. Конструктивное выполнение блоков 9 умножения на весовые коэффициенты зависит от характеристик канала, в котором используется декодер, при этом

где A_i значения проверок на выходе блока формирования проверок,
d общее число проверок,
W_i весовые коэффициенты,
П значение порога.

В каналах с постоянными характеристиками, когда вероятность искажения всех символов одинакова, весовые коэффициенты постоянны. В этом случае блоки умножения на весовые коэффициенты выполняются в виде простых перемычек.

В каналах с переменными характеристиками эти блоки конструктивно выполняются на АЦП (обычно достаточно 3-х разрядов), учитывающем уровень сигнала, регистрах сдвига и аналоговых сумматорах, не отличающихся от известных [4]
Коммутаторы 3, 13 являются набором перемычек, соединяющих входы и выходы соответствующих блоков в соответствии со структурой используемого кода. Конструктивное выполнение пороговых элементов хорошо известно это аналоговые сумматоры и компараторы. Счетчик итераций 16 конструктивно выполняется на обычном двоичном счетчике с установкой, триггер 11 это триггер.

Устройство для порогового декодирования сверточных кодов работает следующим образом.

По мере ввода информации (1,N) и проверочных символов (1,L) на входы 14 и 15 блок 2 формирования синдромов заполняет по последовательному входу регистр 5 синдрома, выходы которого через блок формирования проверок 8 и блоки умножения на весовые коэффициенты поступают на входы пороговых элементов 10, формируя (1,K) символов коррекции, которые поступают на соответствующие входы регистра 1 информации и одновременно через коммутатор 3 корректируют состояние регистра 5 синдрома и состояние регистра 12 изменений, состояние регистра 12 изменений через коммутатор 13 подается на (1,L) входы блока формирования проверок 8 для коррекции работы пороговых устройств в соответствии с решениями пороговых устройств на предыдущих шагах декодирования.

Одновременно с заполнением по последовательному входу регистра 5 синдрома происходит заполнение буферного регистра 4 скорректированным синдромом ошибок, а буферного регистра 6 нулевыми состояниями по последовательному входу 7 от источника логического нуля, представляющего собой уровень логического нуля используемой элементной базы. После L шагов декодирования счетчик итераций по последовательному входу, присоединенному к источнику логической единицы, заполняется единицами до выхода L. На этом заканчивается первый цикл декодирования (первая итерация).

Если в течение этого цикла ни одно из пороговых устройств не обнаружило ошибок, в триггере 11 считывается единица на инверсном выходе, регистр изменений 12 и счетчик итераций 16 устанавливается в исходное состояние, а на выход 17 поступает сигнал разрешения ввода следующего блока информационных и проверочных символов по входам 14 и 15. Одновременно по последовательному выходу регистра информации 19 выводятся результаты декодирования.

Если в течение первого цикла декодирования ошибки были обнаружены, триггер 11 устанавливается в состояние "единица", сигнал считывается на прямом выходе триггера 11. По этому сигналу состояние регистра 5 синдрома переносится в буферный регистр 6, а затем состояние буферного регистра 4 переносится в регистр 5 синдрома. По входам (1,n) блока формирования проверок производится коррекция уровня срабатывания пороговых устройств для второго цикла декодирования.

Взаимодействие счетчика итераций 16 и дополнительных (1,n 1) входов блока формирования проверок 8 организуется так, что уровни порогов корректируются в направлении уменьшения с увеличением номера итерации декодирования.

где П_iK уровень порога на i-ой итерации в K-ом пороговом элементе.

Благодаря выполнению нескольких итераций и коррекции уровней порогов на каждой итерации удается лучше реализовать корректирующую способность кода и уменьшить влияние ухудшения качества канала связи на надежность декодирования, так как на первой итерации обнаруживается и исправляется лишь часть ошибок, уменьшается вероятность ложных обнаружений ошибок и засорения регистра синдрома 5, что в свою очередь облегчает режим его работы на второй итерации и т.д. Объясняется это тем, что значение суммы, определяемой выражением (1), неодинакова для различных символов декодируемого блока (обычно это числа от 0 до d), и можно установить на первой итерации такой уровень порога, чтобы отодвинуть в сторону увеличения границу вероятности ошибки в канале связи, при которой начинается размножение ошибок. Например, вероятность ошибки в канале связи P₁ на первой итерации с уровнем порога П₁ d/2 обнаружено 15 ошибок в блоке, а размножение ошибок начинается после 10 ошибок, надежность декодирования резко уменьшается. Если же уровень порога на первой итерации установить близким к d, обнаружится только несколько ошибок (например, 3), ошибки исправляются, от этих ошибок очищается регистр синдрома и на следующих итерациях все ошибки будут исправлены. В результате, надежность декодирования сохранится возможно и при вероятности ошибки в канале большей чем P₁.

В прототипе с аналогичной целью предусмотрены дополнительный регистр синдрома и дополнительная группа пороговых элементов, которые корректируют уровни порогов в основных пороговых элементах в зависимости от качества канала связи при приеме каждого символа, но уровни порогов одинаковы во всех ступенях декодирования. Очевидно, что эти две схемы (в прототипе и предлагаемом устройстве) коррекции уровней порогов не противоречат друг другу и могут применяться совместно для увеличения надежности декодирования в каналах плохого качества.

Дополнительное увеличение надежности декодирования в каналах плохого качества в сравнении с прототипом является следствием того, что на каждой первой итерации, в отличие от прототипа, декодирование очередного блока происходит во взаимодействии с синдромом ошибки, последней итерации предыдущего блока, который к этому моменту времени находится в регистре 5 синдрома и очищен от ошибок коррекциями предыдущих итераций.

Взаимодействие пороговых элементов, счетчика итераций и триггера 11 в предлагаемом устройстве организовано таким образом, что любая i-ая итерация может оказаться последней для данного блока, если в течение этой итерации не было обнаружено ошибок. В предельном случае, когда не все обнаруженные ошибки исправлены за n итераций, последней является n-ая итерация (n 4 6). Таким образом, время декодирования одного символа (или одного блока) не является постоянным, а зависит от качества канала, т.е. устройство является адаптивным. Среднее время декодирования t_ср одного символа определяется выражением

где t₁ время декодирования одного символа на одной итерации;
i число итераций данного блока;
P_ош вероятность обнаружения ошибки в данном блоке;
P_i распределение вероятностей исправления обнаруженных ошибок по итерациям.

В прототипе это время равно n•t₁. Очевидно, что n•t₁>t_ср во всех практически используемых каналах связи.

Это значит, что производительность предлагаемого устройства в

раз выше, чем в прототипе.

Например, если вероятность ошибки в блоке P_ош 0,1; n 6, вероятность прекращения итераций на i-ом блоке распределена равномерно и равна P_i 0,166, производительность предлагаемого устройства по сравнению с прототипом будет выше в 4,6 раза.

Изобретение относится к области техники связи, преимущественно к системам передачи информации по каналам связи. Целью изобретения является повышение надежности декодирования, повышение производительности устройства и экономия материальных ресурсов. Благодаря выполнению нескольких итераций и коррекции уровней порогов на каждой итерации удается реализовать корректирующую способность хода, т.к. на первой итерации обнаруживается, исправляется часть ошибок, следовательно, в последующих итерациях уменьшается вероятность ложных обнаружений и повышается качество декодирования. 1 ил.

Устройство для порогового декодирования сверточных кодов, содержащее регистр информации, параллельные выходы которого соединены с соответствующими входами блока формирования синдрома, выходы которого подключены к последовательному входу регистра синдрома, параллельные входы которого подключены к соответствующим выходам первого коммутатора, параллельные выходы регистра синдрома объединены с соответствующими выходами второго коммутатора и подключены к одноименным входам первой группы входов блока формирования проверок, группы выходов которого через блоки умножения на весовые коэффициенты подключены к входам пороговых элементов, выходы которых соединены с соответствующими входами регистра информации, первого коммутатора и регистра коррекции, параллельные выходы которого подключены к соответствующим входам второго коммутатора, последовательные входы регистра информации и блока формирования синдрома являются соответственно входом информационных символов и входом проверочных символов устройства, отличающееся тем, что в устройство введены буферные регистры, счетчик числа итераций, триггер, клемма логического нуля, клемма логической единицы, последовательный выход регистра синдрома соединен с последовательным входом первого буферного регистра, параллельные выходы которого подключены к параллельным входам регистра синдрома, параллельные выходы которого подключены к параллельным входам второго буферного регистра, последовательный выход которого соединен с последовательным входом регистра синдрома, последовательный вход соединен с клеммой логического нуля, разрешающий вход и разрешающий вход первого буферного регистра подключены к прямому выходу триггера, последовательный вход счетчика числа итераций соединен с клеммой логической единицы, L-выход подключен к первому входу триггера, второй вход которого соединен с объединенными выходами пороговых элементов, выходы L (n 1)L счетчика числа итераций подключены к входам второй группы блока формирования проверок, инверсный выход триггера соединен с установочными входами счетчика числа итераций и регистра коррекции, объединен с выходом счетчика числа итераций и разрешающим выходом устройства, последовательный выход регистра коррекции соединен со своим последовательным входом, последовательный выход регистра информации является выходом устройства.