1
Изобретение относится к запоминающим устройствам.
Известно запоминающее устройство, содержащее регистры, соединенные между собой через вентили записи, сигнальные триггеры, число которых равно числу регистров, линии задержки и вентили разрешения записи, выходы которых соединены со входами вентилей записи последующего регистра и через линию задержки - с единичным входом соответствующего сигнального триггера, со входом соответствующего регистра и с нулевым входом сигнального триггера предьщущего регистра, нулевые выходы сигнальных триггеров соединены со в.ходами соответствующих вентилей разрещения записи, а единичные выходы соединены со входами вентилей разрешения записи последующего регистра. В этом запоминающем устройстве запись новой информации в каждый регистр может быть осуществлена только после считывания информации, из этого регистра в
последующий регистр, при этом запись информации в регистр, в котором уже имеется информация, блокируется. Таким образом, заполненньШ регистр защищается от записи новой информации и обеспечивается последоватепьное заполнение всех регистров l.
Недостатком этого устройства является то, что считьшание информации осуществляется только из одного выходно10го регистра, в который после считывания переписывается информация из предыдущего регистра.
Наиболее близким техническим решением к предлагаемому является запоми15нающее устройство, содержащее регистры, входы которых соединены с выходами элементов И первой группы, первые входы которых подключены -к одним из входных шин устройства, элементы И
20 второй группы, одни входы которьге соединены с вьосодами регистров, а вы- .ходы - со входами элементов ИЛИ, элементы И третьей и четвертой групп.
первые входы которых подключены к другим входным шинам, управляющие шины f 2.
Недостатком этого устройства является то, что в случае отказа хотя бы одного элемента памяти регистра использование запоминающего устройства становится невозможным вследствие последовательного прохождения информации через все регистры.
Цель изобретения - повышение надежности устройства.
Поставленная цель достигается тем, что устройство содержит логические балки, информационные входы которьгх. подключены к одним из управляющих шин, управляющие входы логических блоков соединены соответственно с выходами элементов И третьей и четвертой групп, вторые входы которьгх соединены соот-п. ветственно с другими управляющими шинами, выходы логических блоков подключены соответственно ко вторым входам элементов И первой и второй групп
На чертеже представлена блок-схема предложенного устройства.
Устройство содержит первую группу элементов И, служащих для разрешения записи, регистры вторую группу элементов И слежащих . для разрешения считывания, элементы 4 ИЛИ, первый логический блок 5, служащий для управления записью, управляющие шины 6 -6tiтретью группу элементов 7 И, управляющую шину 8, входные шины 9, четвертую группу элементов 10 И, управляющую шину 11, логический блок 12, служащий для управления считыванием, входные шины 13, выходные шины 14.
Входы регистров соединены с выходамй элементов первые входы которых подключены к щинам 13. Первые входы элементов .И сое-динены с выходами регистров jj., а выходы со вход;ами элементов 4 ИЛИ. Первые входы элементов 7 и 10 И подключены, соответственно, к шинам 8 и 11.
Информационные входы блоков 5 и 12 подключены к шинам ,управляющие соответственно к выходам элементов 7 и 10 И, вторые входы которых соединены с шинами 8 и 11. Выходы блоков 5 и 12 подключены соо1 ввтственно ко вторым входам элементов и
Блоки 5 и 12 представляют собой устройства для последовательного выделения единиц в заданном порядке из t-разрядного двоичного кода.
Устройство работает следующим образом.
Если все регистры 2i-2«. запоминающего устройства исправны, то на шинах н. присутствует сигнал вида 111,.Д.. При поступлении сигнала Запись на первом выходе блока 5 в соответствии с законом его функционирования с приходом тактового импульса появляется сигнал , который разрешает запись информации в первый регистр 2 через элементы 1И.
При поступлении.второго тактового импульса и сигнала Запись единичный сигнал появляется на втором выходе блока 5, разрешая запись информации во второй регистр 2 через элементы 1 И. При этом сигнал, разрешающий запись информации, может присутствовать только на одном из выходов блока 5, обеспечивая разрешение записи только в один регистр за каждое обращение,
Аналогично при поступлении на соответствующий вход элемента 1 И сигнала Считьшание на первом выходе блока 12 в соответствии с принципом его работы с приходом тактового импульса
появляется сигнал 1, который обеспечивает Считьшание информации из первого регистра 2 через элементы 3 И. При поступлении второго тактового импульса и сигнала Считывание на соответствующие входы элемента 1 И единичный сигнал появляется ни втором выходе блока 12, разрешая считывание информации из второго регистра 2 через элементы 3 И, Таким образом, обеспечивается
последовательное считывание информации из регистров через элементы И по сигналам с выходов блока 12.
Сигналы с выходов элементов 3,(- И через элементы 4 ИЛИ поступают
на выходные шины 14 запоминающего уЬтройства.
Если в запоминающем устройстве имеются отказавшие регистры, то на соответствующих шинах вместо сигнала 1 устанавливается сигнал О, что обеспечивает пропуск обращения к отказавшемуся регистру как при записи, так и при считывании информации. При .этом обращение производится к исправному регистру, следующему непосредственно за отказавшим, в соответствии с принципом работы блоков 5 и 12. Таким образом, предложенное устройство позволяет блокировать обращение отказанным регистрам при записи и счи вании информации, обеспечивая высокое быстродействие и простоту реализацни. Формула изобретения Запоминающее устройство, содержащ регистры, входы которых соединены с выходами элемента И первой группы, первые входы которых подключены к одним из входных шин устройства, элементы И второй группы, первые входы которых соединены с выходами регистров, а выходы - со входами элементов ИЛИ, элементы И третьей и четвертой групп, первые входы которых подключен к другим входным шинам, управляющие шины, отпичаюшееся тем, что, с цепью повышения надежности устройства, оно содержит логические блоки, информационные входы которых подключены к одним из управляющих шин, управляющие входы логических блоков соединены соответственно с выходами элементов И третьей и четвертой групп, вторые входы которых соединены соответственно с другими управляющими шинами, выходы логических блоков подключены соответственно о ко вторым входам элементов И первой и второй групп. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 377887, кл. G И С 19/00, 1971. 2.Авторское свидетельство СССР № 407396, кл. G. 11 С 19/00, 1972 (прототип).
название | год | авторы | номер документа |
---|---|---|---|
Устройство для сопряжения ЭВМ с внешними устройствами | 1985 |
|
SU1278869A1 |
Устройство для сопряжения вычислительной машины с объектами управления | 1979 |
|
SU1040482A1 |
Запоминающее устройство | 1985 |
|
SU1295456A1 |
Устройство для сопряжения ЭВМ с датчиками | 1987 |
|
SU1427375A1 |
Устройство магнитной записи сигналов цифровой информации | 1983 |
|
SU1157566A1 |
Устройство для сопряжения вычислительной машины с устройством ввода изображения | 1985 |
|
SU1260967A1 |
Многокоординатный цифровой интерполятор | 1984 |
|
SU1200246A1 |
Устройство управления для доменной памяти | 1982 |
|
SU1075311A1 |
Запоминающее устройство с коррекцией программы | 1984 |
|
SU1246140A1 |
Устройство для отладки программ | 1988 |
|
SU1513457A1 |
Авторы
Даты
1980-06-25—Публикация
1977-08-09—Подача