Дешифратор Советский патент 1980 года по МПК G06F5/02 

Изобретение относится к автоматик и технике управления и может еЭнть использовано для передачи информации в каналах связи. Известно декодирующее устройство для систем телеуправления, телеизмерения и телесигнализации, содержащее входные блоки, распределители и срав нивающе-запоминающие ячейки fl. Однако данное устройство имеет ограниченную область применения. Наиболее близким к изобретению . техническим решением является дешифратор, содержащий счетчик, логическа схема выполнена в виде регистра, тре ключей и двух триггеров, входная шин подключена ко входу первого ключа, выход которого соединен со.входом счетчика, входом установки в нулевое состояние-первого триггера и с цепью сдвига регистра, выход счетчика соеди нен со входом второго триггера, выхо которого соединен с управляющим вход первого ключа и входе записи единичного состояния первого триггера, выход которого соединен со входом второго и третьего ключей, управляющие входы которых подключены к последнему каскаду счётчика, выход второго ключа подключен ко входу ре(54) ДЕЧ1ИФРАТОР гистра, а выход третьего ключа соединен со входами записи единичного состояния последнего каскада счетчика и 2 -го каскада регистра, выходы которого подключены к выходным шинам. После записи п-разрядного доиифрованного двоичного числа в счетчик через соответствующие ключи импульсная последовательность заполняет счетчик и запускает регистр сдвига. В момеНт переполнения останавливается регистр и.положительный импульс на выходе регистра определяет номер передаваемой команды 2. Недостаток дешифратора заключается в том, что при любом числе разрядов длина регистра пропорциональна 2, счетчик растет пропорционально л . Цель изобретения - сокращение объема оборудования при увеличении числа де1т1ифрируем4х команд. Поставленная цель достигается тем, что устройство дополнительно содержит п регистров (п - число десятичных разрядов в представлении номера дешифрируемой команды), двоичных счетчиков, группу элементов И,входной распределитель импульсов, элемент И конца дешифрации, первый

вход второго элемента И соединен cq входом устройстваг; выход второго элемента И ооединен с первым входом третьего элемента И., второй вход которого соединен с выходом элемента И конца дш1ифрации, входы которого ооединены с выходами соответствую аих элементов И группы, первые входы которых соединены с выходами сбответствующих регистров группы, а вторые входы - с выходами соответствующих двоичных счетчиков группы, входы регистров группы соединены с соответствующими п выходами входного распределителя импульсов, (п + 1)-й выход которого соединен со вторым входом второго элемента И, вход входного распределителя импульсов соединен с выходом первого элемента И, выход третьего элемента И соединен со входом сдвигового регистра и со входом первого двоичного счетчика группы, вход i-ro двоичного счетчика группы (i 2, 3,««. п) соединен с выходом (i - 1)-го двоичного счетчика группы.

На чертеже представлена блок-схем дешифратора.

Дешифратор содержит сдвиговый регистр I, первый элемент И 2, двоичный счетчик 3, триггер 4, второй элемент И 5, третий элемент И 6,входной распределитель 7 импульсов, группу 8 регистров, элемент И 9 конца дешифрации, группу 10 элементов И, группу 11 двоичных счетчиков. ,

Устройство работает следующим образом.

В двоичный счетчик 3 записывается п-разрядное дешифрованное двоичное число последовательно, поразрядно, начиная со старшего разряда, В исходном состояниипервый элемент И 2 открыт, второй элемент И 5 закрыт, третий элемент И б закрыт. (.

Импульсная последовательность со Входа через элемент И 2 поступает на гсчея-ный вход двоичного счетчика 3 и через входной распределитель 7 импульсов на регистр п-го разряда регистра группы 8. Начинают заполняться двоичный счетчик 3 и регистр п-го разряда регистра группы 8. В исходно состоянии элемент И 9 конца дешифрации открыт и на выходе его есть упраляющий сигнал,который закрывает элемент И 6. При заполнении регистров группы ,8 на, выходе соответствующих элементов И группы 10 появля ются сигналы, вследствие чего на выходе элемента И 9 появляется управляющий сигнал., который открывает элемент И

В момент переполнения счетчика 3 с него поступает импульс на триггер 4, который запрещает проЗсождение импульсов через элег-1ент И 2. Затем в счетчик 3 записывается число разряда меньшего на единицу. Аналог11чно выше .изложенному импульсная последовательность со входа через элемент И 2 поступает на счетный вход счетчика j и через входной распределитель 7 импульсов на соответствующий регистр группы 8, пока не заполнятся все регистры группы 8,начиная со старшего.

Когда входной распределитель 7 заполняет все регистры группы 8, начиная с п до 1, то он выдает сигна управления на элемент И 5, открывая его. В этот момент элемент И 2 находится в закрытом состоянии, а элемент И б - в открытот. Импульсная последовательность со входа через элементы И 5 и 6 поступает на вход счетчиков группы 11 в цепь сдвига сдвигового регистра 1. Начинают запоняться счетчики группы 11 и передвигается единичный импульс в сдвиговом регистре 1.

При последовательном заполнении счетчиков группы 11 (от младшего разряда к старшему) балансирую-эся соответствующие элементы И группы 10 и когда все они сбалансировываются, т.е. на всех входах элемента И 9 отсутствуют сигналы, на выходе .элемента И 9 формируется сигнал управления, которым закрывается элемен И 6. Положение импульса в этот момен в сдвиговом регистре 1 соответствует номеру переданой команды.

Предлагаемый дешифратор наиболее эффективен при большом числе команд.

Формула изобретения

Дешифратор, содержащий двоичный .счетчик, сдвиговый регистр, первый, второй и.третий элементы И, триггер, первый вход первого элемента И является входом устройства, выход сдвигового регистра является выходом устройства, второй вход первого элемента И соединен с выходом триггера, выход первого элемента И соединен со входом двоичного счетчика, выход которого соединен со входом триггера, отличающийся тем,что, с целью сокращения объема оборудования при увеличении числа дешифрируемых команд, он содержит группу из п регистров (п - число десятичных разрядов в представлении номера дешифрируемой команды), группу из п двоичных счетчиков, группу элементов И, входной распределитель импульсов, элемент И конца дешифрации, первый вход второго элемента И соединен со Входом устройства, выход второго элемента И соединен с первым входом третьего элемента И, второй вход которого соединен с выходом элемента И конца дешифрации, входы которого соединены с выходами соответствующих элементов И группы, первые входы которых соединены с выходами соответствующих регистров группы, а вторые входы - с

выходами соответствующих двоичных счетчиков группы, входы регистров группы соединены с соотвёт г твуюиими п выходами входного распределителя импульсов, (п + 1)-Й выход которого соединен со вторым входом второго элемента И, вход входного распределителя импульсов соединен с выходом первого элемента И, выход третьего элемента И соединен со входом сдвигового регистра и со входом первого

двоичного счетчика группы, вход i-ro двоичного счетчика группы (,Д,..п) соединен с выходом (i - 1)-го двоичного счетчика группы.

Источники информации, , принятые во внимание при экспертизе

1.Авторское свидетельство СССР Д61647, кл. Н 03 К 13/258, 1964.

2.Авторское свидетельство СССР 453795, кл. Ч 03 К 13/258, 1974 (прототип).