Аналого-цифровой преобразователь Советский патент 1980 года по МПК H03K13/17 

(54) АНАЛСГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к измерительной и вьгаислительной технике и может быть использовано для преобразования аналоговых сигналов в цифровой код. Известен преобразователь напряжения в код, содержащий схему сравнения с выходным каскадом, распределитель импульсов, шфроаналоговый преобразователь, генератор импульсов запуска, вентили, дискриминаторы положительного и отрицательного уровней и схему ИЛИ, причем входы дискриминаторов соединены с соответствующими выходами схемы сравнения, а выходы дискриминаторов через схему ИЛИ подключены к вентиjiro, другчэй вход которого соединен с выходом источника импульсов запуска i. Данный преобразователь обладает маЛЬПУ быстродействием, вследствие применения точного преобразователя коднапряжение и точного блока сравнения, требующих большего врет.1ени установлени Известен также преобразователь напряжения в цифровой код, содержащий два пороговых элемента, преофазователь код-напряжение, регистр, логический блок, распределитель импульсов, блок запрета, генератор импульсов 2. Недостаток устройства состоит в малом бьгстродействии, так как оно имеет два канала прео аэования: грубый и точный, т.е. грубые уравновешивания корректируются точными тактами. Поэтому цикл тфеобразования такого феобразователя разбивается на грубые операции уравновешивания и несколько точных корректирующих операций уравновешивания, которые по длительности значительно больше, чем грубые такты. Цель изобретения - повышение быстродействия преобразователя. ставленная цель достигается т&л, что в аналого-цифровой преобразователь, содержащий генератор импульсов, выход которого соединен с первым входом блока запрета, выход которого соединен со входом распределителя импульсов, первые

выходь которого соединены с первыми входаки логического блока и первыми входами регистра, а выходы логического блока соединены с вторыми входа тя регистра, причйу выходы регистра соединены со входами преобразователя коднапряжение выход которого соединен с первыми входами первого и второго пороговых элементов, введены усилитель разности, переключающий блок, триггер, дополнительный преобразователь кодйапряженйе, регистр-счетчик и дополнительный логический блок , причем шина входного сигнала соединена с вторым входом первого порогового элемента и первым входом усилителя, выход которого соединен со вторым вхЬдом второго порогового элемента, а его рторой вход соединен с выходом дополнительного преобразователя код-напряжение, входы которого соединены с единичными ;выходами регистра-счетчика, в котором нулевой выход предыдущего разряда соединен со счетным входом последующего разряда, причем счетный вход первого разряда соединен с первым выходом логического блока, входы реГистра-счетчика соединен с выходами дополнительного логического блока, первые входы Которого соединены с выходами регистр вторые входы соединены с выходами распределителя импульсов, а третьи входы со вторым входом блока запрета, С ёдиничньгм выходом триггера и с первым входом переключающего блока, при этом второй выход распределителя импульсов соединен со входом триггера, нулевой выход которого соединен со вторым входом переключакнцего блока, третий вход которого соединен с выходом первого порогового эЛелента, а четвертый вход с вьгходом второго порогового элемента, при этом выход соединен со вторыми входами логического блока,

На фиг, 1 представлена структурная схема аналого-цифрового преобразователя на фиг. 2 - диаграмма работы . устройства.

Оно содержит порогчэвые элементы 1 2, преобразователь код-нагфяжение 3, реристр 4, состоящий из триггеров 17 памяти, логический блок 5, состоящий из элементов совпадения на каждый разряд, распределитель 6 импульсов, блок запрета, состоящий из элемента совпадения и одновибратора 16, генератор 8 импульсоп, усилитель 9 разности, переклгочающий блок Ю, состоящий из

двух элементов совпадения и элемента ИЛИ, триггер 11, дополнительный преобразователькод-напряжения 12, регистр-счетчик 13 и дополнительный логический блок 14 состоящий из элементов совпадения на три входа.

Устройство работает следующим образом . В начальный момент времени триггер 11 находится в таком состоянии,

что открыт элемент совпадения в переключающем блоке Ю, который пропускает информацию с порогового элемента 1, этим же сигналом открыты все элементы совпадения в дополнительном логическом блоке 14 и элемент совпаде,ния в блоке 7 запрета. Импульсы с генератора 8 импульсов поступают на распределитель 6 импульсов. Начинается поразрядная отработка компенсирующим

0 напряжением ( U ) преобразователем код-напряжение 3 входного сигнала. Причем урав;новещивание происходит на . первом пороговом элементе, так как только р него информация о процессе

5 уравновешивания поступает на логический блок 5, информация со второго порогового элемента не снимается, так как закрыт его элемент совпадения триггера 11.

Q Одновременно информация с регистра 4 при помощи дополнительного логического блока 14 и тактовых импульсов распределителя импульсов записывается в регистр-счетчик 13., Таким образом, с началом процесса уравновешивания входного сигнала Uj, компенсирующим напряжением и,4 грубого преобразователя код-напряжение 3 начинает выделяться и усиливаться разность усилителем 9 разностимежду входным сигналом Uy и точным дополнительным преобразователем код-напряжение 12. Этосделало для уменьшения времени, отводимого на такт коррекции, так как усилитель 9 разности успеет выйти из насьщгения за время уравновешивания входного сигнала на первом пороговом устройстве и будет находиться в активной зоне, за ф счет ч.его значительно уменьшится переходной процесс после окончания процесса уравновешивания на первом пороговом элементе. После окончания процесса уравновешивания входногосигнала L/x компенсирующим напряжении

на пороговом элементе 1 последним тактовьгм импульсом (его задним фронтом) распределителя 6 импульсов перебросится триггер 11,который запустит одновибретор в блоке 7 запрета и имI пульсы с генератора импульсов не будут поступать на распределитель импульсов в то же время в дополнительном логическом блоке 14 будут закрыты все элементы совпадения нулевым уровнем триггера 11, кроме одной , которая тактируется последним импульсом распределителя импульсов. В переключающем блоке Ю в это время триггер 11 за кроет элемент совпадения первого порого вого элемента и откроет элелент совпаде ния второго порогового элемента, В результате чего во втором такте цикла преобразования будет уравновешиваться уже усиленная разность усилителя 9 разности между входным сигналом и компенсирующим напряжением U преобразователя код-напряжение 12 (см. фиг.2). Как только переходной процесс в усилителе разйости закончится окончательно (а длительность запрещающего импульса одновибратора выбирается, исходя из динамических свойств усили е ля разности), единичный уровень с одно вибратора 16 откроет элемент совпаде.ния в блоке запрета и импульсы с генератора импульсов начнут поступать на распределитель импульсов. Начнется поразрядная отработка на пороговом элементе 2 усиленной разности напряжеияй входного сигнала и компенсирующего. После того как процесс уравновешивания закончится, производится коррекций результата преобразования, произведенного на первом пороговом элементе, который хранится в счетчике-регистре 13. Коррекция производится в конце всего цикла преобразования импульсов с шины 6 распределителя импульсов. В течение этого времени производится съем . информации с шин регистра-счетчика 13 (старшие разряды) и шин, кроме 1-ой, регистра 4 (младшие разряды). Таким образом, весь цикл преобра.зования (фиг. состоит из двух тактов уравновешивания, а они в свою очередь состоят из элемен тарных текстов уравновешивания,причем 1-ый элементарный такт уравновешивания второго такта в цикле преобразовани предназначен для коррекции инструментальной погрешности старших разрядов, определяемых на первом такте. . Внедрение аналого-цифрового преобразователя обеспечивает по сравнению с известными устройствами более высокое быстродействие при малых аппаратурных затратах, так как простой поразряднь 1 преобразователь строится на малоточнь1х быстродействующих узлах, в результате чего уменьшается время такта уравновешивания. Особенно большой выигрыш в оборудовании и быстродействии достигается при построешш прецизионных быстродействующих преобразователёй напряжение-код ( 11 разрядов). Формула изобретения Аналого-цифровой преобразователь, содержащий генератор импульсов, выход которого соединен с первьУм вхолом блока запрета, выход которого соединен со входом распределителя импульсов, первые выходы которого соединены с первыми входами логического блока и первьши входами регистра, а выходы логического блока соединены со вторыми входами рагистра, причем выходы регистгра соединены со входами преобразователя код-напряжение, выход которого соединен с первыми входами первого И второго пороговых элементов, отличающийся тем, что, с цеттью повышения быстродействия, в него введены, усилитель разности,переключаюШий блок, триггер, дополнительный преобразователь код-напряжение, регистр-счетчик и дополнительный логический блок, причем Шина входнб1Ч5 сигНйЛй соединена с вторым входом первого пбрЬгбвогю элемента и первый входом усилителя, выход которого соединен со вторым входом второго порогового элемента, а его второй вход соединен с выходом дополнительного преобразователя код-напряжение, входы которого соединены с единичными выходами регистра-счетчика, в котором нулевой выход предыдущего разрйда соединен со счетным входом последуюшего разряда, причем счетный вход первого разряда соединен с первым выходом дополнительного логического блока, входы регистра счетчика соединены с выходами дополнительного логического блока, первые входы которого соединены с выходами регистра, вторые входы соединены с выходами распределителя импульсов, а третья входы - со вторым входом блока запрета, с единичным выходом триггера и с первым входом переключающего блока, при этом второй выход распределителя импульсов соединен со входом триггера, нулевой выход которого соединен со вторым входом переключающего блока, третий вход коToporo соединен с выходом первого по7роговогю элемента, а четвертый вход е вйхонбм второго порогового элемента при этом выход соединен со вторыми входами логического блока. Источгапси информации, принятые во внимание при экспертизе 3 1.Авторское свидетельство СССР МЬ 24О343, кл. Н 03 К 13/18, 1969. 2.Авторское свидетельство СССР N9 2ОО882, кл. Н ОЗ К 13/17, 09.10.67 (прототип).