Аналого-цифровой преобразователь Советский патент 1981 года по МПК H03K13/17 

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

I

Изобретение о.тносится к электроизмерительной технике и может быть использовано в информационно-измерительных системах.

Известен аналого-цифровой преобразователь поразрядного уравновешивания, содержащий пороговый блок, татовый генератор, подключеннньй через распределитель тактовых импульсов ко входу первого цифроаналового преобразователя, и включенные последовательно группу элементов совпадения, триггерный регистр и второй цифроаналоговый преобразователь СО

Недостаток известного аналого-цифрового преобразователя - низкое быстродействие.

Известен аналого-цифровой преобразователь содержащий набор пороговых элементов и усилитель с переменньтм коэффициентом, триггерным регистром и преобразователем напряжения в код блок сравнения, датчик опорных на пряжений, дешифратор и набор ключе:

Однако неправильное срабатывание одного из пороговых элементов в первых тактах преобразования вызывает появление ошибки, которая не может быть устранена в последующих тактах.

Цель изобретения - повьш1ение точности преобразования.

Для достижения поставленной цели в аналого-цифровой преобразователь, содержащий тактовый генератор, выход которого соединен со входом распределителя импульсов, при этом после довательно соединены группы совпадения, триггерный регистр и первый цифроаналоговый преобразователь, а пер. вые входы пороговых элементов подключены к выходам делителя напряжения, входная шина подключена к первому входу вычитающего блока, второй вход которого соединен с выходом первого цифроаналогового преобразователя, а выход - со вторыми входами пороговых элементов, введены второй цифроаналоговый преобразователь, нуль-орган. первый, второй, третий и четвертый элементы И, элемент ИЛИ, первый и вт рой сенаторы по модулю два, причем выход вычитающего блока соединен со входом нуль-органа, выход которого соединен с первым входом первого эле мента и с первыми входами первого и второго сумматоров но модулю два, выходами подключенных к первым входам второго и третьего элементов И, а вторые входы соединены соответственно с первым выходом первого порого вого элемента и с выходом элемента ИЛИ, первый вход которого соединен с выходом второго порогового элемента а второй вход - с выходом четвертого элемента И, первьй вход которого соединен с выходом третьего порогового элемента, а второй вход - со вторым выходом первого порогового элемента, при этом вторые входы первого, второго и третьего элементов И соединены с выходом тактового генератора, причем выход первого элемента И соединен с первыми входами первого, четвертого 3 i элементов группы совпадения, вторые входы которых соединень с соответствующим выходом распределителя тактовых импульсов и с соответствующи триггером триггерного регистра, выход второго элемента И соединен с первыми входами второго, пятого 31+1 элементов группы совпадения, вторые вхо ды которых соединены с соответствующим выходом распределителя тактовых импульсов и с соответствующим триггером триггерного регистра, выход третьего элемента И соединен с первы ми входами третьего, шестого, 3i+2 элементов группы совпадения, вторые входы которых соединены с соответствующим выходом распределителя тактоDUX импульсов и соответствующим триг гером триггерного регистра, при этом входы втррого цифроаналогового преобразователя соединены с выходами распределителя тактовых импульсов, а выход - со входом делителя напряжени На чертеже представлена структур ная схема аналого-цифрового преобразователя. Предлагаемое устройство содержит тактовый генератор 1, распределитель n-(3i-2) раз

О 1

О О

О О 64 тактовых импульсов 2, цифроаналоговьй преобразователь 3, группа элементов совпадения 4, триггерный регистр 5, цифроаналоговый преобразователь 6, вычитающий блок 7, нульорган 8, первый, второй и третий пороговые элементы 9, 10 и 11, делитель 12 напряжения, первый и второй сумматоры 13 и14 по модулю два, элемент ИЛИ 15 и элементы совпадения 1 &Аналогово-цифровой преобразователь работает следующим образом. В каждом такте работы аналого-цифрового преобразователя происходит определение трех двоичных разрядов выходного кода. При этом старший из определяемых разрядов определяют нульорганом 8, а для определения двух других служат пороговые элементы 9, 10и 11, делитель напряжения 12, сумматоры 13 и 14, элемент ИЛИ 15 и элемент совпадения 16. В 1-ом такте с делителя напряжения 12 на пороговые элементы 9, 10 и 11подают соответственно напряжения где - число двоичных разрядов выходного кода аналого-цифрового преобразователя; и, - напряжение, соответствующее младшему разряду; i - номер такта. На вычитающий блок. 7 с цифроаналогового преобразователя 6 подается напряжение U-, Y+ n-Oi+3) где 5 2 - компенси -1 рующее напряжение; r:0,l - в зависимости от значения j-ro разряда. С вычитающего блока 7 снимают напряжение и Uy- U-, (где и - преобразуемое напряжение), подают на нульорган В и пороговые элементы 9,10 и 11. При этом на выходе нуль-органа 8 присутствует 1, если U 0, и О, если и О, а на выходе пороговых устройств присутствует О, если J превышает соответствующее пороговое напряжение, и 1 при обратном соотношении. В зависимости от величины U возможны следующие значения в n-t3i+2) п-(31+1) n-3i-oM разрядах n-(3i-l) разряд n-3i разряд

1 1

о 1

О О

о i

1 1 ган, первый, второй, третий и четвертый элементы И, элемент ИЛИ, лервый k второй сумматоры по модулю два, причем выход вычитающего блока соединен со входом нуль-Моргана, выход которого соединен с первым входом первого элемента И и с первыми входами первого и второго сумматоров по модулю два, выходами подключенных к первым входам второго и третьего элементов И, а вторые входы соединены соответственно с первым выходом первого порогового элемента и с выходом эле мента ИЛИ, первый вход которого соединен с выходом второго порогового элемента, а второй вход - с выходом четвертого элемента И, первый вход которого соединен с выходом третьего порогового элемента, а второй вход - со вторым выходом первого порогового элементаj при этомвторые входы первого второго и третьего элементов И соединены с выходом тактового генера тора, причем выход первого элемента И соединен с первыми входами первого, четвертого 31 элементов труппы совпадения, вторые входы которых соединены с соответствующим -выходом распределителя тактовых импульсов и ссоответствующим триггером триггерного регистра, выход второго элементв И соединен с первыми входами второго, пятого 3i+l элементов группы совпадения, вторые входы которых соединены с соответствующим выходом распределителя тактовых импульсов и соответствующим триггером триггерного регистра, выход третьего элемента И . соединен с первыми входами третьего, шестого 3i+2 элементов группы совпадения, вторые входы которых соединены с соответствующим выходом распределителя тактовых импульсов и соответствующим триггером триггерного регистра, при этом входы второго цифроаналогового преобразователя соединенны с выходами распределителя тактовых импульсов, а выход со входом делителя напряжения.

Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР 330538, кл. Н 03 К 13/17,08.06.70,

843216

2. Шляндин:в.М. Цифровые измерительные преобразователи и приборы. М., Высшая школа, 1973, с.239-240, рис.4.29.