Постоянное запоминающее устройство Советский патент 1980 года по МПК G11C17/00 

(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

I

Изобретение относится к вычислительной тахнике и может быть использовано для построения устройств хранения дискретной информации.

Известны постоянные запоминающие устройства для хранения дискретной информации, состоящие из дешифратора адреса, выходы которого подключены ко аходу накопителя и шифратора, аходы которого подключены к выходу накопителя.

Такие постоянные запоминающие устройства имеют большое количество оборудования ввиду огромного числа запоминающих элемевггов в накопителе и малую ,5 информационную ёмкость.

Наиболее близким по технической сущности к предлагаемому является запоминающее устройство, имеющее дешифратор адреса, выходы которого через первую 20 группу элементов ИЛИ соединены с соот ветствующими входами накопителя, вторую группу элементов ИДИ, входы которых подключены х выходам накопителя, а вь ходы через усилители считьшания - к соответствующим входам cyMMaTopa JjQ

В сумматоре этого постоянного запоминающего устройства происходит формирование требуемых кодов чисел путем сложения нескольких кодов чисел, выбра ных из различных частей накопителя по заданному адресу.

Такое постоянное запоминающее устройство имеет большое количество оборудования, в особенности запоминающих элементов в накопителе, и невысокое быстродействие из-за наличия в устройстве сумматора.

Целью изобретения является повьш1е- ние надежности и быстродействия постоянного запоминающего устройства.

Это достигается тем, что в постоянное запоминающее устройство, содержащее дешифратор адреса, выходы которого соединены со входакш соответствующих элементов ИЛИ первой группы, накопитель на триггерах и вторую группу элементов ИЛИ, введена группа двуаходовых элементов И, нечетные аходы которых соединены с выходами элементов ИЛИ пер- вой группы, а четные входы соответственно с инверсными и прямыми выход ми соответствующи.х триггеров накопителя, а выходы элементов И попарно подключены ко аходам элементов ИЛИ вто рой группы. На чертеже дана структурная схема предлагаемого постоянного запоминающего устройства. Устройство содержит дешифратор 1 адреса, первую Группу элементов ИЛИ 2, группу двуаходовых элементов И 3, триггеры 4 накопителя 5 и вторую группу эле ментов ИЛИ 6. Выходы элементов ИЛИ 6 являются выходами постоянного запоминающего устройства. - Выходы дешифратора 1 адреса подключены ко входам первой группы соответствующих элементов ИЛИ 2, количество которых равно удвоенному значению количества разрядов выходного числа постоянного запоминающего устройства. Выход каждого элемента ИЛИ 2 соеди нен с нечетным аходом соответствующего) элемента И 3. Четные входы элементов И 3 соединены поочередно с инверсными и прямыми выходами соответствующах триггеров 4 накопителя 5. Количество элементов И 3 в группе равно 2 П , где П -количество разрядов в коде выходно го числа устройства. Выходы группы двувходовых элементов И 3 попарно подключены ко входам элементов ИЛИ 6 второй группы, число которых равно П . Устройство работает следуюищм образом. При поступлении адреса числа на дешифратор 1 адреса на одном из его выходов формируется сигнал, поступающий одновременно на несколько элементов ИЛИ 2 первой группы. Триггеры 4, количество которых равно количеству разрядов П выходного чкспа устройства накопителя 5, всегда взведены после подачи питания. Сигналы с вькодов элементов ИЛИ 2 поступают на соответствуюище элементы И 3, обеспечивая считывание с триггеров 4 накопителя 5 требуемого кода числа. С вьгходов элементов И 3 код числа через элементы ИЛИ 6 второй группы выдается из постоянногхэ запоминающего устройства. Элементы ИЛИ 6 беспечивают объединение одновременных азрядов считываемых кодов чисел. Время срабатывания t сраб.пр. предлагаемого устройства определяется соотошениемра8.пр.. . Предлагаемое устройство по сравнению известным позволяет повысить быстроействие на величину , в предположении, что typ-tri Применение группы двувходовых. элементов И выгодно отличает предлагаемое постоянное запоминающее устройство от прототипа, так как позволяет уменьшить количество оборудования, в особенности . минающюс элементов (триггеров) в накопителе (количество триггеров в накопителе равно количеству разрядов выходного числа), который позволяет выбрать 2№ разных чисел, где гп - количество разрядов в адресе числа, а также увеличить быстродействие устройства за счет того, что формирование кодов числа, в отличие от прототипа, осуществляется без применения сумматора. Формула изобретения Постоянное запоминающее устройство, содержащее дешифратор адреса, выходы которого соединены со входами соответствующих элементов ИЛИ первой группы, накопитель на триггерах и вторую группу элементов ИЛИ, отличающееся тем, что, с целью повьипения надежности и быстродействия устройства, оно содержит группу двуаходовых элементов И, нечетные входы которых соединены с ВЬРСОдами элементов ИЛИ первой группы, а четные входы - соответственно с инверсными и прямыми выходами соответствук ЩИ.Х триггеров накопителя, а выходы элементов И попарно подключены ко входам элементов ИЛИ второй группы. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 371616, кл. Q 11 С 17/00, 1973. 2.Авторское свидетапьство СССР № 490184, кл. q 11 С 17/ОО, 1975 (прототип).

л

-И

Г J

,

V

Выход