Арифметическое устройство Советский патент 1980 года по МПК G06F7/38 

(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТЮ

Изобретение относится к области вычислительной техники и предназначено для выполнения арифметических операций специализированными цифровыми вычислительными машинами.

Известно арифметическое устройство l}, содержащее су 4маторы-вычитатели, регистры сдвига, группы элементов И, блок памяти и блок управления.

Устройство предназначено для вычисления некоторых прямых и обратных тригономет зических функций синуса, косинуса, арктангенса, а также выполнения операции умножения и деления двух двоичных чисел.

Недостатком этого устройства является невозможнрсть вычисления функций тангенса и котангенса.

Наиболее близким техническим решением к предлагаемому является устройство 2, содержащее первый,второй и третий сумматоры-вычитатели, два (первый и второй) регистра сдвига, группу элементов И, блок памяти.

Недостатком этого.устройства является низкое быстродействие при реализации всех операций, находящихся в наборе выполняемых операций и

функций. Например, для выполнения множительно-делительной операции вида: .с/Ъ используется следующий алгоритм вычисления:

,-(

V.

(4 (1

b..

1 1 U fVt.l

.c..,-.d,

л.

где направление итерационного процесса определяется оператором:

если

(+1,

-k; если Ь,

О) останов, если Ь

При рассмотрении формул (1)-(3)

15 очевидно, что итергоции для которых становятся излишними. При ресшизации тригонометрических функций используется алгоритм псевдовращения вектора:

20

7-W-2). (4)

1 1Н-|Г У1н2 -гг

X.- Х; (5) ,-M + ,-.vl2 ;

в,- (1 ; (

(+1, приг,-.,0

25 ЕЦ-1, при7:.0 . М останов при7;-,.

ГГ-®-|Лг

30 Для итеративного процесса, описанного формулами (4)-(8), тоже ха рактерна итеративная избыточность, то есть те итерации, для которых |,- т1 Ябляются излишними, tak Как ;для отработки аргумента можно пользоваться только теми угловамк константами f), которые; не превышают в. Аналогичные рассуждения распространйются и на реализацию функций arctg Z и arcctg Z. Для функция arcs х, arccos х это обстоятельство усугубляется также тем, чтЬ вектор в каждой выполняемой итерации необходимо вращать дважды. , в качёе гтвё сдвигающих Ментов для выполнения операции Х. или X - 2 использование регистров сдвига нецелесообразно, так как на последних итерациях, когда , на еда) регистре сдвига тратите-яГйосТаточно много времени. цёльк) изобретения является повышение быстродействия устрюйства. Поставленная цель достигается . teM, что в арифметическое устройство, содержащее первый, второй и тре тий, сумматоры-вычитатели, блок памя ти, первый и второй регистры, группу элементов И, причем первый вход устройства соединен с входом первого регистра и .с выходом первого сум М;а:тора-вычитателя и первьви выходом устройства, второй вход устройства соединён с входом второго регистра и с выходом второго сумматора-вычитЖтёля и вторым выходом устройства, третий вход устройства соединен с выходом блока памяти и с входом тре тъ;;ёгЬ сумматора-вычитателя, дополнительно введены первый и второй сд гатели, элемент НЕ и дешифратор, причем первый вход дешифратора соед нён с выходом второго сумматора-вычйтателя, второй вход дешифратора с единёН с первым выходом третьего еу ма гегра-вычитателя, выход знаково г5 разряда кото рого подключен к уп1Уавй йШШмвйодам первого, второго и Трётьёго суМматоров-вычитателей, пер вый Wx6HnepBor6 е;:5мматора-вычитате ля пЪЙкЛючён к выходу riepltJro регистра и к входу первого сдвигателя BakOjnikoTopdro подключен к второму вхо BToiSoro сумматора-вычитателя, первыйШЭДкЪтброгб соединен с выходом е 0рг5гй регистра и с входом второго ё вигйГёлй, ёыход которого подключен к второму входу первого сумматоравйчй татёля, управляющие входы первого и второго сдвигателей соединены с выходом дешифратора и с первыми входамигруппы элементов И, вторые БГ5ге;цЁ1 1й:ОТОр ах соединены с четвертым йхбдом устройства и с входом элемента НЕ, ёыход которого подключен к третьему входу дешифратора, выХбГдЫ Группы элементов И подключены к входу блока памяти, выход третьего сумматора-вычитателя соединен с третьим выходом устройства. На чертеже представлена структурная схема предлагаемого арифметического устройства, содержащего первый вход устройства 1, первый регистр 2, первый сумматор-вычитатель 3 первый выход устройства 4, второй вход устройства 5, второй регистр б, второй сумматор-вычитатель 7, второй выход устройства 8, третий вход устройства 9, блок 10 памяти, третий сумматор-вычитатель 11, дешифратор 12, первый и второй сдвигатели 13 и 14, группу схем И 15, четвертый вход устройства 16, элемент НЕ 17, третий выход устройства 18. В устройстве для реализации множительно-делительной операции используется следующий алгоритм: (9) SM-S.oCo2-(,o) Направление итерационного процесса Оп|ределяётся оператором: (to-aol;СИ) , Число равняется тем , которые составляют код числа Ц из степеней а, т.е. 2Коэффициент ( е (0,1) указывает на принадлежность или непринадлежность а -2 в числе Ь . (П) . о-О; (14) , - - номер итерации, как видно из (9)-(14),1 является подмножеством множества i. Число b вводится в первый регистр 2, с - во второй регистр 6, а число а - в сумматор-вычитатель 11. При этом на четвертый вход устройства 16 подается низкий потенциал, что является признаком выполнения множительно-делительной операции. Затем на третий вход 9 устройства подается число Ь, третий сумматор-вычитатель 11 находится в режыме.вычитания, в результате форчиДуется разность а-Ь, по знаку которой все три сумматора-вычитателя переводятся в режимы согласно формулам (9)-(11). Через сдвигатели 13 и 14 формируются числа Ьд- 2 с 2( соотйетственно. Результат йыполнёния множительно-делительной операции формируется в сумматоревымитателе 7 и поступает на второй выход устройства 8. При выполнении операции деления вух чисел вида или в качестве сомножителя с или а соотвётственно вводится единица. Выход дешифратора 12 с номером/ возбужда ется на основе решения уравнения (1 Вычисление тригонометрических функций основано на соотношениях . нм .. О.) , ) направление итерационного процесса определяется оператором: о-S-ig Cf-e); (ift) ,lwy где - аргумент прямых тригонометрических функций, который необходимо вычислить; в - аргумент, который остался в третьем сумматоре-вычитателе 11 от предыдущего вычи сления. По формуле (18) производится опр деление направления итерационного процесса прямых тригонометрических функций, по формуле (19) определяется направление итерационного проц са для вычисления обратных,тригонометрических функций. Число //V для вычисления .прямых тригонометрически функций определяется по формуле: . (20 г 0 ;ПЛ- , (2) .N. где JCp- аргументная разность. Число для вычисления обратных тригонометрических функций -определяется по формулам (20), (21), тогда как коэффициенты определяются из (22), П- 2 x,d, . вычислении обратных тригонометрических функций на четвертый вход устройства 16 подается низкий потенциал, при вычислении прямых тригонометрических функций на четве тый вход устройства 16 подается высокий потенциал.. Вычисление прямых тригонометриче ких функций начинается с того, что в регистре 2 и б находятся значения функций косинуса и синуса от аргумента б , значение которого находит ся в третьем сумматоре-вычитателе 11. Код аргумента подается в сум матор-вычитатель 11, где и происхо дит формирование разности (Ч-0), п знаку которого сумматоры-вычитатели 3, 7, 11 переводятся в режим, соответствующий формулам (15)-(17) Дешифратор 12 определяет число , т.е. на его выходе появляется сигнал, который вызывает выборку соот ветствующей (Ь угловой константы и постоянного запоминающего устройст 8 и одновременно с этим передачу чисел х и у из регистров 2 и 6 в сумматоры-вычитатели 7 и 3 со сдвигом на / разрядов вправо. В cy мaтopeвычитателе 11 вновь получается аргументная разность (f-G-f) , код которой дешифратор 12 расшифровывает, определяет , соответствующие этой разности, и весь процесс повторяется до тех пор, пока аргументная разность У не станет равной нулю. Эффективность изобретения заключается в увеличении быстродействия арифметического устройства путем сокращения числа итераций при вычислении функций. Формула изобретения Арифметическое устройство, содержащее первый, второй и третий сумматоры-вычитатёли, блок памяти, первый и второй регистры, группу элементов И, причем первый вход устройства соединен с входом первого регистра и с выходом первого сумматора-вычитателя и первым выходом устройства, второй вход устройства соединен с входом второго регистра и с выходом второго сумматора-вычитателя и вторьм выходом устройства, третий вход устройства соединен с выходом блока памяти и с входом третьего сумматора-вычитателя, о т л и ч аю щ е е с я тем, что, с целью увеличения быстродействия арифметического устройства путем сокращения числа итераций, в него введены первый и второй сдвигатели, элемент НЕ и дешифратор, причем первый вход дешифратора соединен с выходом.второго сумматора-вычитателя, второй вход дешифратора соединен с первым выходом третьего сумматора-вычитателя, выход знакового разряда которого подключен к управляющим входам первого, второго и третьего сумматоров-вычитателей, первый вход первого сумматора-вычитателя подключен к выходу первого регистра и к входу первого сдвигателя, выход которого подключен к второму входу второго сумматора-вычитателя,.первый вход которюго. соединен с выходом второго регистра и с входом второго сдвигателя, выход которого подключен к второму входу первого сумматора-вычитателя, управляющие входы первого и второго сдвигателей соединены с выходом дешифратора и с первыми входами группы элементов И, вторые входы которых соединены с четвертым входом устройства и с входом элемента НЕ, выход которого подключен к третьему входу дешифратора, выходы группы элементов И подключены к входу блока памяти, выход третьего сумматбра-вЫчитателя соединен с третьим выходом устройства. Источники информации, принятые во -внимание при экспертизе 78000

f 4 48 1.Авторское свидетельство СССР №234753, Кл. G Об F 7/38, 1967. 2.Авторское свидетельство СССР 526891, КЛ. G 06 F 7/38, 1974 (прбтотип).