Устройство для сложения чисел Советский патент 1980 года по МПК G06F7/50 

(54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ЧИСЕЛ

Изобретение относится к вычислительной технике , в частности к арифметическим усхройствам, и может быть использовано в цифровых вычислительных машинах. Известно устройство для формирования зн.ака результата поразрядного сложения, содержащее одноразрядный сумматор-в ычитатель, блок . управления, блок синхронизации, первый и второй регистры сдвига, первый и второй элементы И, элемент ИЛИ, причем первый и второй входы первого элемента И и первый управляющий вход одноразрядного сумматора-вычитате ля соединены соответственно с выходом блока синхронизахши, с первым и вторым выходами блока управления, а выходы первого элемента И и первого регистра сдвига через элемент ИЛИ соединены с первым входом второго элемента И, второй вход и выход которого соединены соответственно с третьим выходом блока управления и с первым кодовым входом однораз рядного сумматора-вычитателя, вторые кодовый и управляющие входы которюго соединены соответственно с выходом второго регистра сдвига и с первым входом блока управления 1. Недостатками известного устройства являются повыше1шые затраты на оборудование и то, что оно не производит операции формирования переполнения Наиболее близко к предлагаемому устройство для су.ммироващ1я, содержащее регистры, сумматор и блок местного управле1жя. Сумматор имеет цепь циклического переноса и оперирует с двумя знаковыми разрядами так же, как и с основными, а результат пол чается в обратном коде. В устройстве содержатся также триггеры знаков операндов и блок вьщеления сигнала переполнения 2. Недостатком этого устройства является то, что при сложении чисел с одинаковыми знаками вырабатывается только признак переполнения. Цель изобретения - повышение точности сложения. Поставленная цель достигается тем, что в устройство для сложения чисел, содержащее последовательно соединенные одноразрядные сумматоры, первый и второй элементы И и элемент неравноэначностк. введены элемент ИЛИ

и полусумматор, первый вход которого соединен с выходом переноса сумматора старшего разряда, выход суммы полусумматора является выходом старшего разряда устройства, а выход переноса соединен с первым входом сумматора знакового разряда, второй вход которого подключен к шине кода знака первого слагаемого н к первым входам элемента неравнозначности н первого элемента И, вторые входы элемек1а неравнозначности и первого элемента И подключены к шине кода знака второго слагаемого и к первому входу второго элемента И, второй вход которого подключен к выходу элемента неравнозначности, а выход - ко второму входу сумматора знакового разряда, выход переноса которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход подключен к первому входу сумматора младшего разряда..

На чертеже приведена блок-схема устройства Устройство для сложения чисел содержит одноразрядные сумматоры 1, 2, 3, 4 и 5, полусумматор 6, элементы И 7 и 8, элемент 9 неравнозначности, элемент ИЛИ 10, перв.ую 11 и вторую 12 кодовые шины знаковых разрядов Устройство работает следующим образом. При поступлении чисел со значением кода 1 в п-1 разряде в сумматоре 4 возникает перенос. Если знаки поступающих чисел одинаковы, то на выходе элемента 9 неравнозначности появляется, сигнал О н сигнал переноса через полусумматор 6 поступает на его выход. Если знаки разные, то на выходе элемента 9 неравнозначности появляется сигнал 1 и сигнал переноса сумматора 4 поступает на сумматор 5. При этом сумматор 5 вырабатываег соответствующий знак и циклический перенос, который вырабатывается также элементом И 8 в случае поступления на вход устройства двух отрицательных чисел. При отсутствии переполнения сигнал на выходе полусумматора 6 соответствует сигналу на выходе элемента 9 неравноэначности.

Положительные числа кодируются прямыми, а отрицательные - обратными кодами, которые представлены (п-1) числовым и одним знаковым разрядами, а результат - п числовыми и одним знаковым разрядами.

Пример. Пусть на входы устройства поступаюТ( слагаемые с одинаковыми знаками.

Xj

0. 0101 0. ОНО Y 0. 1101

Cj 0.11000

0.0 1011

0100

До5р 1010 1. 1101 Y.4oSp

01111 С

AoSp

В этом случае на выходе элемента 9 неравнозначности появляется сигнал О, который поступает на второй вход полусумматора 6, что обеспечивает прохождение сигнала переноса с сумматора 4 на выход полусумматора 6. Этот сигнал О одновременно поступает на вход элемента И 7 и запрещает прохождение сигнала кода знака одного из слагаемых. При этом код результата на выходе сумматора 5 будет определяться только кодом одного из слагаемы

П р и м е р 2. Если на вход устройства поступают слагаемые с разными знаками, то на шыходе элемента 9 неравнозначности появляется сигнал 1, вследствие чего коды на входах сум1латора 5 соответствуют кодам знаков слагаемых. Если на вход сумматора 5 не поступает сигнал переноса из полусумматора 6, то на его выходе имеем код знака результата сложения Если есть перенос из полусумматора 6, то сумматор 5 вырабатьтает код знака О и возникает 1 циклического переноса, которая через злемент ИЛИ 10 поступает в сумматор 1 младшего разряда устройства.

Если модуль числа со знаком плюс больше модуля числа со знаком минус, то результат сложения будет со знаком плюс. Xj 0. 1011

Юбр

с, 0.00100

Если модуль числа со знаком плюс меньше модуля числа со знаком минус, то результат сложения будет со знаком минус.

Уа ;:0.0111

С. 1.1011

Таким образом, предлагаемое устройство позволяет производить сложения чисел с произвольными знаками и получать правильный результат сложения при переполнении разрядной сетки. Такое устройство необходимо в случае использования многоразрядного сумматора, выполненного в виде большой интегральной схемы

Формула изобретения

Устройство для сложения чисел, содержащее последовательно соединенные одноразрядные сумматоры, первый и второй элементы И и элемент неравнозначности, отличающееся тем, что, с целью повышения точности, в него введены элемент ИЛИ и полусумматор, первый вход которого соединен с выходом переноса сумматора старшего разряда, выход суммы полусумматора является выходом старшего разряда устройства, а выход переноса соединен с первым входом сумматора знакового разряда, второй вход которого подключен к