АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО Советский патент 1974 года по МПК G06F7/54 

Описание патента на изобретение SU429423A1

1

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах универсальных и специализированных вычислительных машин параллельного и последовательного действий.

Известны арифметические устройства вычислительных машин, содержащие регистр слагаемого и регистр результата, сумматор, устройство анализа переполнения разрядной сетки и устройство управления. Эти устройства позволяют выявлять переполнение разрядной сетки и формировать правильный результат арифметических операций при переполнении за счет использования двух знаковых разрядов в схемах сумматора и регистра результата.

Недостатком таких арифметических устройств является наличие избыточной аппаратуры, связанной с использованием дополнительного знакового разряда в схемах сумматора и регистра результата, а для машин последовательного действия, кроме этого, и увеличение времени выполнения арифметических операций.

Цель изобретения - повышение быстродействия и сокращение оборудования.

Для этого в предлагаемом арифметическом устройстве первый выход схемы анализа переполнения разрядной сетки подключен к первым входам двух схем совпадения.

вторые входы которых соединены через вторую линию задержки со сдвигающим выходом блока управления, третьи входы - с выходом разрешения первого сдвига блока управления, четвертые входы первой и второй схем совпадения подключены соответственно к нулевому и единичному выходам знакового разряда регистра результата, входы знакового разряда которого падключены соответ:ственно ко второму и третьему выходам схемы анализа переполнения разрядной сетки, четвертый вход регистра результата через последовательно соединенные схему «ИЛИ и схему «НЕ подключен ко второму и третьему выходам схемы анализа переполнения разрядной сетки, выходы схем совпадения подключены к пятому и шестому входам регистра результата и через последовательно соединенные вторую схему «ИЛИ и вторую схему «НЕ - к седьмому входу регистра результата.

Это дает возможность и.меть один знаковый разряд в регистрах результата и слагаемого и сократить время выполнения операций над числами, представленными дополнительным кодом.

На чертеже представлена схема арифметического устройства.

Устройство содержит регистры результата / и слагаемого 2; одноразрядный сумматор 3;

линию задержки 4; схему 5 анализ.а переполнения разрядной сет.ки; блок управления 6, триггеры 7; схемы совладения 8, 9 и 10; схему «ИЛИ //; схемы «НЕ 12; линию задержки 13; схемы совпадения 14 и 15; выходы 16, 17 блока управления; схемы «.ИЛИ 18 и 19; схемы «ИЕ 20 и 21; выходы 22-26 блока управления; триггеры 27-30, линию задержки 31.

Устройство работает следующим образом. Перед началом выполнения арифметической операции (сложения, вычитания и т. д.) один из операндов находится на сдвигающем регистре / результата, другой - на сдвигающем регистре 2 слагаемого. Оба операнда представляют собой двоичные числа с фиксированной запято;, записанные в дополнительном коде. Для записи знака чисел в регистрах 1 и 2 использованы по одному триггеру в каждом регистре. Выполнение операции сложения (вычитания) начинается при поступлении сдвигающих импульсов с выхода 16 на регистры / и 2. С поступлением на регистры первого сдвигающего импульса на входы одноразрядного сумматора 3 поступают младшие разряды обоих операндов. Результат сложения через схему совпадения 8 записывается s триггер 27 знакового разряда регистра / по сигналу разрешения записи на выходе 22, вырабатываемому блоком управления 6. С поступлением на регистры } и 2 второго сдвигающего импульса на входы сумматора 3 поступают очередные разряды операндов и складываются на нем с учетом сигнала переноса, поступившего с линии задержки 4. Одиовременно с поступлением пмпульса сдвига результат от сложения предыдущих, младщих разрядов, записанный в знаковый разряд, переппсывается в триггер 28 старшего разряда мантиссы регистра результата /. а в знаковый разряд этого регистра записывается очередной результат, полученный на сумматоре от сложения более старших разрядов обоих операндов.

С поступлением на регистры / и 2 п-го сдвигающего импульса на сумматор 3 поступают знаковые разряды обоих операндов, а в знаковый разряд регистра результата 1 записывается результат от сложения знаковых разрядов обоих операндов с учетом переноса, поступившего с линии задержки 4. Ири этом знак результата будет всегда истинным, если не произошло переполнения разрядной сетки арифметического устройства. В противном случае значение знакового разряда оказывается неверным и его исправляют с помощью схем совпадения 9 и 10, схемы 5 анализа переполнения, схемы «ИЛИ 19 и схемы «ИЕ 21 во время последнего «-го сдвига регпстров . ПрИ этом, если в знаковых разрядах регистров 1 и 2 были записаны единицы и отсутствовал перенос с выхода линии задержки (первая комбинация переполнения йп &гг с/г-ь где а„- «1 знакового разряда регистра I, Ьп - «1 знакового разряда

регистра 2, с„.1 - «О переноса от сложения ста-рших разрядов .ма.нтиссы), то срабатывает схема совпадения 10, принудительно устанавливая триггер 27 знакового разряда регистра 1 в единичное положение, соответствующее истинному значению результата знакового разряда. Одновременно сигнал с выхода этой схемы 10. поступает на входы схем «ИЛИ 11, 19, устанавливает триггер 7 схемы анализа переполнения в единичное положение и с помощью схемы «ИЕ 21 запрещает работу схем 8 совпадения регистра результата /, через которые происходит запись результата сложения на знаковый разряд этого регистра.

Аналогично работает схема коррекции и в случае, если в знаковых разрядах обоих операндов были записаны нули, а перенос от сложения старших разрядов мантиссы равен единице. (Вторая комбинация переполнения а„ Ьп с„, где а„ - «О знакового разряда регистра результата /, 6„ - «О знакового разряда регистра слагаемого 2, Ci,- - «1 пе.реноса от сложения старших разрядов мантиссы).

В этом случае срабатывает схема совпадения 9 и принудительно устанавливает триггер знакового разряда регистра 1 в нулевое положение, соответствующее истинному значению результата знакового разряда. Одновременно сигнал с выхода этой схемы совпадения поступает на схемы «ИЛИ // и 19, устанавливает «1 на триггере 7 и запрещает работу схем совладения 8 .регистра результата.

Таким образом, на регистре результата / лосле поступления п сдвигающих Имлульсав будет сформирован окончательный результат выполненной арифметической операции с истинным значением знакового разряда. Одновременно, в случае переполнения разрядной сетки арифметического устройства, будет сфор|Мирован признак переполнения, записанный на триггере 7.

При организации арифметических модифицированных сдвигов полученного результата (например, в операциях умножен-ия и деле1ния), необходимо прв лервом сдвиге (реглстр а результата / учитывать значение «пропущен.ного дополнительного знакового разряда, т. е. при организации первого модифицированного сдвига регистра результата 1, в случае переполнения разрядной сетки арифметического устройства, необходимо старщий разряд мантиссы этого регистра установить в положение, противоположное положению знакового разряда, что соответствует одной и; двух комбинаций переполнения 10 и 01, а затем, при организации второго и последующих сдвигов произвести о.бычный сдвиг. Эта задача решается с помощью схем совпадения 14 и 15, схемы «ИЛИ 18 , схемы «НЕ 20 вместе со схемой 5.

При наличии на выходе 16 лервого импульса сдвига одновременно с сигналом раз

Похожие патенты SU429423A1

название год авторы номер документа
Арифметическое устройство 1978
  • Казаков Павел Дмитриевич
SU711570A1
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО для ПЕРЕРАБОТКИ ЧИСЛОВОЙ И БУКВЕННОЙ ИНФОРМАЦИИ 1969
  • А. Е. Войцедскйй, М. Кириченко, И. П. Окулова, Л. Рабинович
  • А. Н. Чадов
SU255656A1
Арифметическое устройство 1989
  • Селезнев Александр Иванович
SU1656525A1
УСТРОЙСТВО для ЦИФРОВОГО РЕГУЛИРОВАНИЯ СКОРОСТИ 1973
  • В. А. Коновалюк
SU374580A1
Арифметическое устройство 2016
  • Булатникова Инга Николаевна
  • Гершунина Наталья Николаевна
RU2632411C1
Арифметическое устройство 1989
  • Малышева Лидия Львовна
  • Елагин Валерий Михайлович
  • Лупин Анатолий Викторович
SU1647557A1
Устройство управления микропроцессором 1983
  • Супрун Василий Петрович
  • Тимонькин Григорий Николаевич
  • Ткаченко Сергей Николаевич
  • Харченко Вячеслав Сергеевич
SU1156072A1
Устройство для сложения и вычитания чисел с плавающей запятой 1986
  • Коляда Андрей Алексеевич
  • Селянинов Михаил Юрьевич
SU1411742A1
Устройство для сложения и вычитания чисел с плавающей запятой 1980
  • Селезнев Александр Иванович
  • Жабин Валерий Иванович
  • Корнейчук Виктор Иванович
  • Тарасенко Владимир Петрович
SU959070A1
Устройство для деления чисел 1981
  • Жабин Валерий Иванович
  • Корнейчук Виктор Иванович
  • Селезнев Александр Иванович
  • Тарасенко Владимир Петрович
SU1012241A1

Иллюстрации к изобретению SU 429 423 A1

Реферат патента 1974 года АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Формула изобретения SU 429 423 A1

SU 429 423 A1

Даты

1974-05-25Публикация

1972-06-30Подача