Устройство для измерения полного сопротивления цепи фаза-нуль Советский патент 1986 года по МПК G01R27/16 

Изобретение относится к области электрических измерений, в частности к определению полного сопротивления цепи фаза-нуль в сетях с глухозаземленной нейтралью под рабочим напряже нием. Известно устройство для измерения сопротивления петли фаза-нуль, содер жащее комплексное нагрузочное сопротивление, модуль которого соизмерим с величиной полного сопротивления це ПК фаза-нуль 1ц , а аргумент равен средней величине аргумента Оц сопротивления Zn , замыкатель в виде тиристора с блоком фазового управ ления, аналоговый запоминающий блок, подключенный входом к нагрузочному сопротивлению, и измерительный орган подключенный к выходу запоминающего блока. Недостатками известного устройства являются значительные масса,и габариты, обусловленные наличием дросселя в со.ставе комплексного нагрузоч ного сопротивления; большая дополнительная погрешность, вызванная нагревом последнего измерительным током, которая может в несколько раз превышать основную погрешность. Наиболее близким техническим реше нием к данному изобретению является устройство для измерения сопротивления цепи фаза-нуль, содержащее после довательно соединенные нагрузочньй рёзи-стрр и тиристор, подключенные к зажимам сети, переключатель, блок управления тиристором, блок запомина ния амплитуды падения напряжения на нагрузочном, резисторе и отсчетный блок, вход которого соединен с выходом блока запоминания амплитуды падения напряжения на нагрузочном резисторе, выход которого подключен к нагрузочному резистору, вход блока управления тиристором соединен с зажимами сети, а выход - с управляющим lЭлeкtpoдoм тиристора.. Основной недостаток известного устройства состоит в наличии значительной погрешности от вариаций фазо вого угла Cf , .превышйющей 120% при наименьших реальных значениях 2ц . Другой недостаток заключается в не-, обходимости ручной коррекции напря-, женйя сети, что усложняет процесс измерения и снижает производительность труда, а .также точность измерения - вследствие изменения напря542жения сети за время от коррекции до измерения. Целью изобретения является повышение точности за счет снижения погрешности от вариации фазового угла цепи фаза-нуль и от изменения напряжения сети, а также упрощение процесса измерения. Поставленная цель достигается тем, что в устройство для измерения полного сопротивления цепи фаза-нуль, содержащее последовательно соединен-ные нагрузочный резистор и тиристор, свободные выводы которых подключены соответственно к зажимам Нуль и Фаза, блок однократного отпирания тиристора, синхронизирующий вход которого подключен к зажимам фаза и Нуль, а выход подключен к управляющему электроду тиристора, аналоговый запоминающий блок, подключенный входом к нагрузочному резистору, и отсчетный блок, введены датчик времени нарастания тока нагрузки, блок вычитания, блок деления, функциональный преобразователь и сумматор, причем первьш вход датчика времени нарастания тока нагрузки, соединен с нагрузочным резистором, второй вход - с управляющим электродом тиристора, а его выход-с первым входом функционального преобразователя, первый вход блока вычитания подключен к зажимам Фаза и Нуль, первый вход блока деления соединен с выходом блока вычитания, вторые входы функционального преобразователя, блока вычитания и блока деления соединены с выходом аналогового запоминающего блока, входы сумматора подключены к выходам функционального преобразователя и блока деления, а его выход - к отсчетному блоку. Блок деления может быть выполнен на основе интегратора, компаратора и управляющего триггера, причем вход интегратора соединен с вторым входом блока деления, а выход - с одним из ;бходов компаратора, другой вход которого соединен с одним из входов управляющего триггера, выход которого подключен к сбрасывающему входу интегратора и к выходу блока деления. Датчик времени нарастания тока , нагрузки может содержать триггер, нуль-орган и дешифратор, вход которого соединен с первым входом датчика, а выход - с входом нуль-органа. выход которого соединен с одним из входов триггера, второй вход которого соединен с вторым входом датчика, а выход триггера соединен с выходом датчика. На. чертеже приведена схема усГгрой ства. Устройство содержит нагрузочный р зистор 1 и тиристор 2, включенные по следовательно между зажимами Фаза и Нуль, блок однократного отпирания тиристора 3 связан синхронизирую щим входом с зажимами Фаза и Нуль а управляющим входом - с командным блоком (на чертеже не показан), аналоговый запоминающий блок 4 -соединен с нагрузочным резистором 1, его выход соединен с входами функционального преобразователя 5, блока 6 вычи тания и блока 7 деления, вторые вход блоков 5,6 и 7 связаны соответственно с выходом датчика 8 времени нарастания тока нагрузки, зажимами сети и выходом блока 6 вычитания, первый вхо датчика 8 времени нарастания тока подключен к нагрузочному резистору 1, второй вход соединен с управляющим электродом тиристора 2, входы -сумматора 9 подключены к выходам блока 7 деления и функционального преобразователя 5; выход сумматора 9 соединен с отсчетным блоком 10, датчик 8 времени нарастания тока нагрузки содержит дифференциатор 11, нуль-орган 12 и триггер 13; вход дифференциатора 11 соединен с первым входом датчика 8 , а выход - с входом нуль-органа 12, выход которого соединен с одним из входов триггера 13, второй вход которого соединен с вторым входом датчика 8, а выход - с выходом датчика 8, блок 7 деления содержит интегратор 14, компаратор 15 и управляющий триггер t6, вход интегратора 14 соединен с вторым входом блока 7 деления, а выходк одному из входов компаратора 15, другой вход которого соединен с riepвым входом блока 7 деления, выход ко паратора 15 соединен с одним из входов управляющего триггера 16, другой вход которого подключен к командному блоку (этот вход и командный блок на чертеже не показаны), выход управляющего триггера 16 соединен со Сбрасы вающим входом интегратора 14 и с выходом блока 7 деления. 544 Устройство работает следующим образом. Зажимы Фаза и Нуль подключают соответственно к фазному проводнику и корпусу электроустановки в точке измерения. После нажатия кнопки Измерение командный блок (на чертеже не показан) вьщает команду на измерение, которая поступает на вход блока однократного отпирания тиристора 3. Примерно через 3,3 мс после первого же перехода напряжения на аноде тиристора 2 от отрицательных к положительным значениям выдается одиночный короткий (порядка 1 мс) импульс на управляющий электрод тиристора 2. При этом через тиристор 2 и нагрузочный резистор 1 проходит одиночньй импульс тока длительностью 7-10 мс. Амплитуда импульса фиксируется анапоговым запоминающим блоком 4, а длительность нарастания (от момента отикрапкя тиристора 2 до момента достижения амплитудного значения) измеряется датчиком 8 време-ни нарастания тока нагрузки. Сигнал с выхода аналогового запоминающего блока 4 поступает на вход функционального преобразователя 5, на другой вход которого подается сигнал с выхода датчика 8 времени нарастания тока. .Сигнал с вьгходм аналогового запоминающего блока 4 подается также йа вход блока 6 вьтитания, где вычитается из сигнала:, пропорционального амплитуде напряжения ненагруженной сети, поступающего на другой вход блока 6 вычитания. Кроме того, сигнал с выхода аналогового запоминающего блока 4 подается на вход блока 7 деления, на другой вход которого поступает сигнал с выхода блока 6 вычитания. Выходной сигнал деления 7, представляющий собой основную составляющую результата измерения Z,поступает на вход сумматора 9, представляющего собой счетчйквремени, где складывается с выходным сигналом функционального преобразователя 5, представляющего собой фазовую поправку. Сигнал с выхода сумматора 9 поступает иа счетный блок При отпирании тиристора 2 триггер 13 устанавливается в положение отсчета интервала времени. На выходе дифференциатора 11 и нуль-органа 12 полярность напряжения при этом тако-.

ва, что подтверждает данное состояние, триггера 13. В момент достижения амплитудного значения тока нагрузки, которое фиксируется аналоговым запоминающим блоком 4, сигналы на выходах дифференциатора 11 и нуль-органа 12 меняют знак, что приводит к сбросу триг1:ера 13. Сигналы с выхода триггера П в виде интервала времени и с выхода аналогового запоминающего блока 4 в виде напряжения поступают на соответствующие входы функционального преобразователя 5. Напряжение с выхода аналогового запоминающего блока 4 поступает на вход блока 6 вычитания, на другой вход которого пода-, ется сигнал, пропорциональный амплитуде напряжения сети. Кроме того, нап1 яжение выхода аналогового запоминающего блока 4 поступает на вход интегратора 14. На вход управляющего триггера 16 подается импульс от командного блока (этот вход триггера и командный блок на чертеже не показаны), триггер 16 устанавливается в положение, при котором блокирующий сигнал со сбрасьшающего входа интегра тора 14 снимается, и начинается процесс интегрирования. С выхода интегратора 14 сигнал поступает на 1зход компаратора 15, на другой вход которого подается выходной сигнал блока 6 вычитания. Когда сигналы сравняются, компаратор 15 перебрасывается, перебрасывая управляющий триггер; 16, при этом напряжение интегратора 14 сбрасывается на нуль. Сигналы с выхода управляющего триггера 16 и функtO ционального преобразователя 5, представляющие собой интервал времени, пропорциональные соответственно основной составляющей результата измерения и фазовой поправке, подаются

15 на вход сумматора 9 ц далее на отсчетный блок 10.

I

Предлагаемое устройство обеспечивает высокую достоверность и тбчност результата, в то же время за счет кратковременности протекания измерительного тока (менее 0,01 с) и малой величины (например 0,30 м) сопротивления нагрузочного резистора тепловьщеление в приборе незначительно, что позволяет ,выполнить его в малых габаритах, а также исключить нарушения нормальной работы испытуемых электроустановок. -

1.УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ-'' ПОЛНОГО СОПРОТИВЛЕНИЯ ЦЕПИ ФАЗА-НУЛЬ, содержащее последовательно соединенные нагрузочный резистор и'тиристор, свободные выводы которых подключены соответственно к зажимам "Нуль" и "Фаза", блок однократного отпирания тиристора, синхронизирующий вход которого подключен к зажимам "Фаза" и "Нуль", а выход подключен к управляющему электроду тиристора, аналоговый запоминающий блок, подключенный входом к нагрузочному резистору, и от- счетный блок, отличающее-с я тем, что, с целью повьшения точности и упрощения процесса измерения, введены датчик времени нарастания тока нагрузки, блок вычитания, блок деления, функциональный преобразователь и сумматор, причем первый -- вход датчика времени нарастания тока нагрузки соединен с лагрузочным резистором, второй вход - с управляющим электродом тиристора, а еговыход - с первым входом функционального преобразователя, первый вход блока вычитания подключен к зажимам "Фаза" и "Нуль", первый вход блока деления соединен с выходом блока вычитания, вторые входы функционального преобразователя, блока вычитания и блока деления соединены с выходом аналогового запоминающего блока, входы сумматора подключены к выходе1м функционального преобразователя и .блока деления, а его выход - к от- счетному блоку.2.Устройство По- п.~ 1, о т л и- ' ч ающе е с я . тем, что блок деления содержит интегратор, компаратор и управляющий триггер, причем вход интё-гратора соединен с вторым входом блока деления,, а выход - с одним из входов компаратора, другой вход которого соединен с первым входом блока деления, выход компаратора соединен с одним из входов управляющего триггера, выход которого подключен к сбрасьгоающему входу интегратора и к выходу блока деления.3.Устройство по п.2, о т л и ч а-, ю щ е е с я тем, что датчик времени нарастания тока нагрузки содержит триггер, нуль-орган и дифференциатор, вход которого соединен с первым входом датчика, а выход - с входом нуль-органа, выход которого соединен с одним из входов триггера, второй вход которого соединен со вторьм вхо-' дом датчика, а выход триггера соёди- : нен с выходом датчика.сл^со ^00СП•й^