Матричный накопитель Советский патент 1981 года по МПК G11C17/00 

Изобретение относится к вычислительной технике, и может быть использовано при построе нии постоянных запоминающих устройств преимущественно на базе больщих интегральных полупроводниковых микросхем. Известны накопители постоянных запоминающих устройств, собранные на биполярных транзисторах, в которых запись информации производится путем подачи соответствующих электрических напряжений на внешние выводы 1. Одаако накопители, где запоминающие элемен ты включены в цепи коллектора транзистора, ле дают достаточно высокой плотности информации. Наиболее близким техническим решением к предлагаемому является матричный накопитель содержащий числовые и разрядные щины, элемен ты связи, элементы согласования, выполненные на резисторах, ключи, выполненные на тиристорах при этом эмиттер каждого транзистора соединен с соответствующей разрядной щиной, коллектор - с выходной щиной, а база - с одним из выводов соответствующих резисторов, другие выводы которых подключены к входным шинам 2. Однако такой накопитель имеет недостаточно высокое быстродействие за счет того, что при считывании сигналов высокого уровня приходится через резисторы заряжать паразитные емкости числовых, разрядных и выходных шии.величина которых примерно пропорциональна | М . где N - информационная емкость, и достигает значительных величин при больщом объеме нако пителя. Кроме того, после считывания сигналов высокого уровня паразитные емкости разрядных щин 2 остаются заряженными, и разрядиться они Могут только во время последующих актов опроса накопителя, что значительно увеличивает время выборки при неблагоприятных последовательностях опроса. Цель изобретения - повышение быстродействия накопителя. Поставленная цель достигается тем, что в известный накопитель введены две группы дополнительных диодов, дополнительные резисторы и ополнительные входные шины, причем пеовая и вторая дополнительные входные шины через дополнительные диоды соответствующей группы подключены соответственно к разрядным и числовым шинам, а третья дополнительная входная liiHHa через дополнительные резисторы соединена С выходными шинами и со второй дополнительной, входной шиной. На чертеже представлена принципиальная схема матричного накопителя. Он содержит числовые шины 1 и разрядные шины 2, соединенные между собой злементами 3связи. К разрядным шинам подключены змиттеры 4транзисторов, коллекторы которых соединены с выходными шинами 5, а базы -с резисторами 6. Другие выводы резисторов 6 подключены ко входным шинам 7.Третья дополнительная входная шина 8 через резисторы 9 соединена с выходными шинами 5,а через резистор 10 с второй дополнительной входной шиной 11, которая с помошью диодов 12 соединена с числовыми шинами 1. Разрядные шины 2 с помощью диодов 13 соединены с дополнительной ишной 14. Матричный накопитель работает следуюшим образом. В режиме записи шину 14 пйдключают к источнику потенциала записи либо отключают от внешних цепей. Шина S при записи находится под произвольным потенциалом . Выбранную шину 1 подключают к нулевому потенциалу, а остальные - к источнику потенциала записи либо отключают от внешних цепей. На выбранную шину 7 подают потенциал записи, а на остальны нулевой потенциал. В зависимости от записываемой информации выходные шины S либо подкл чают к источнику тока записи либо на них подают нулевой потенциал. В первом случае ток записи через выбранный транзистор 4, находящи ся в режиме насыщения, попадает: на соответствующую разрядную шину и через запоминающий элемент стекает затем на выбранную числовую шину, производя запись. Во втором случае ток резисторов 6 через коллекторный переход выбранного транзистора 4 стекает на выходную шину, через запоминающий злемент ток не протекает и запись не происходит. В режиме считывания шина 8 постоянно находится под потенциалом высокого уровня. Ее ли обращение к накопителю не производится, все шины 1 .отключают ох внешних цепей, и они через резистор 10 к диоды 12 заряжаются от потенциала высокого уровня. На шину 14 подаю нулевой потенциал, и все шины 2 разряжаются до потенциала низкого уровня. На все щины 7 подают нулевой потенциал, транзисторы 4 находятся в режиме отсечки и все выходные щины 5 заряжаются до потенциала высокого уровня. При обращении к накопителю на выбранную шину 1 подают нулевой потенциал, а на выбранную шину 7 и шину 14 потенциал высокого уровня. Транзисторы 4, подключенные к выбранной шине 7, переходят в режиме насышения, и ток с выходных шин через транзисторь поступает на соответствующие разрядные шины. Если запоминающий элемент, находящийся на пересечении выбранных числовой и разрядной и1ин,прЬводит ток, то ток с разрядной шины стекает по нему на числовую шину, так что на разрядной и выходной шинах устанавливается потенциал низкого уровня. Ь противном случае разрядная и выходная шины через резисторы 6 и 9 заряжаются до потенциала высокого уровня. В предлагаемом накопителе по сравнению с известным достигается значительный выигрьш по быстродействию. В известном накопителе время выборки определяется постоянной времени заряда паразитной емкости выходных и разрядных шин (а если невыбранные числовые шины отключаются от внешних цепей, то еще и паразитной емкости всех числовых шин) через резисторы, которые имеют сопротивление 2-МОкОм. В данном накопителе время выборки определяется постоянной времени разряда емкости выходной и разрядной шины через суммарное сопро- . тивление диода, запоминающего элемента и числовой шины, которое обычно в 4г10 раз меньше сопротивленш резисторов, и рассчитывают на такой же выигрыш во времени выборки., Кроме того, в предлагаемом накопителе время выборки практически не зависит от содержания информации, считываемой в предшествующих циклах. Форму ла изобретения Матричный накопитель, содержащий числовые и разрядные шины, элементы связи, элементы согласования, выполненные на резисторах, ключи, выполненные на транзисторах, при этом.эмит-. тер каждого транзистора соединен с соответствующей разрядной шиной, коллектор - с выходной шиной, а база - с одними из выводов соответствующих резисторов, другие выводы которых подключены к входным шинам, отличающийся тем, что, с целью повышения быстродействия накопителя, в него введены две группы дополнительных диодов, дополнительные резисторы и дополнительные входные шины, причем первая и вторая дополнительные входные шины через дополнительные диоды соответствующей группы подключены соответственно к разрядным и числовым шинам, а третья дополнительная входная шина через дополнительные резисторы соединена с выходными шинами и со второй . дополнительной входной шиной. Источники информации, принятые во внимание при экспертизе 1.Авторское-свидетельство СССР fP 506060, кл. G 11 С 11/34, 18.07.73. 2.Авторское свидетельство СССР .по заявке №2697090, кл. G 11 С 17/00, 18.12.78 (прототип). i« itt