Цифровой фазовый дискриминатор Советский патент 1981 года по МПК G08C19/12 H03D13/00 

(54) ЦИФРОВОЙ ФАЗОВЫЙ ДИСКРИМИНАТОР

Изооретение относится к цифровым фазовым дискриминаторам, используемым в радиоизмерительной технике, в частности, при измерении фазовых сдв говфазоимпульсной модуляций (ФИМ), получаемых в результате масштабновременных преобразований однократных быстропротекающих процессов с помощью запоминающих электроннолучевых трубок (ВЭЛТ), Извес тно устройство, содержащее два формирователя импульсов опорно го и измеряемого сигналов, подключенных к статическому триггеру, вентиль, соединенный с генератором эталонных импульсов, счетчик, регист триггер, два вентиля, делитель и ре гистр опорного числа, в котором дополнительный триггер, подключенный по единичному входу и выходу формирователя импульсов измеряемого сигн ла, соединен по нулевому выходу с управляющим входом первого блока, в свою очередь единичный выход дополнительного триггера соединен с управляющим входом второго блока, вход которого подключен к генератору эта лонных импульсов, а выход ко входу делителя, выход делителя соединен с нулевым входом дополнительного триг гера, со входом регистра и со входом регистра опорного числа, по выходу к установочным входам счетчика, первый вход ключа подключен к выходу формирователя импульсов опорного сигнала, второй к нулевому выходу статического триггера, а выход - к единичному входу второго дополнительного триггера, нулевой вход которого подключен к выходу формирователя импульсов измеряемого сигнала, нулевой- выход - ко входу регистра, а единичный выход схемы ко входу элемента И, второй вход которого подключен к выходу регистра памяти, подключенного ко входу и выходу счетчика, а выход элемента И к одному входу элемента ИЛИ, второй вход которого подключен к выходу регистра. Устройство сочетает высокую точность измерения с большим быстродействием и позволяет запоминать предыдущие значения величин разности фаз при подавлении шумами очередных импульсов величин разности фаз и измеряемого сигнала, выдавать на выход дискриминатора не аномальное значение этой величины, а предыдущее значение, что при относительной большой коррекции временных интервалов между импульсами измеряемого сигнала практически соответствует источнику значения разности фаз l . Однако, применение данного устрой ства для измерений фазовых сдвигов сигналов ФПИ при масштабно-временных преобразователях однократных процессов с помощью ЭЗЛТ предъявляет дополнительные требования по дост верности результата измерения. Известен цифровой фазовый дискриминатор, содержащий формирователи импульсов опорного и измеряемых сигналов, статические триггеры, ключи, счетчик, генератор эталонных импульсов, регистр, регистры опорного числа и памяти, триггер, делитель этало ных импульсов, элементы И и ИЛИ/ дополнительный триггер, счетный вход которого соединен с выходом формирователя импульсов измеряемого сигнала, его единичный выход подключен к единичному входу дополнительного статического триггера, единичный выход которого соединен с пер вым входом, дополнительного элемента И, а нулевой выход дополнительного триггера соединен с единичным входом триггера, нулевой выходкоторого соединен со вторым входом дополнительного элемента НЕ и ко входу регистра,а выход элемента НЕ соедине со входом элемента И, при этом выход делителя эталонных импульсовсоединен с нулевыми входами триггера дополнительного статического триггера 2 .. В некоторых системах с масштабно-временным преобразованием производится запись форм нескольких иссле дуемых сигналов, следовательно, при считывании на одном интервале считывании на одном интервале счГитЫвания (одной строке считывания) появ ляется несколько информационных импульсов, имекяцих единую привязку к Одному импульсу, которые необходимо в дальнейшем по специально выбираем программе, после анализа на экране и дикатора, выбрать и выставить после довательно (каждая на своей строке) т. е. на одном интервале по ,одному информационному импульсу. Такую задачу не может выполнить Эгот цифровой фазовый дискримина1тор так как он воспринимает только первый информационный импульс, считая второй, ложным и выдает на выход пре дыдущую ординату, где приЬутствовал один информационный импульс. Цель изобретения - повышение точ ности работы и упрощения дискриминатора. Поставленная, цель достригается тем, что в фазовый дискриминатор, с держащий формирователь опорных импу сов, выход которого соединен с един ннм входом триггера, единичнЕЗй выхо которого соединен с первым входом первого ключа, генератор эталонных импульсов, выход которого соединен со вторым входом первого ключа .выход которого соединен с первым входом счетчика, первые выходы счетчика соединены с соответствукщими первыми входами регистра памяти, выход которого соединен с первым входом элемента И, выход элемента И соединен с первым входом первого элемента ИЛИ, второй выход счетчика соединен с первым входом выходного регистра, выход которого соединен со вторым входом первого элемента ИЛИ, выход которого соединен с выходом дискриминатора, второй и третий ключи, единичный выход триггера соединен с первым входом третьего ключа, введены реверсивный счетчик дешифратор, второй элемент ИЛИ и инверторы, первые входы реверсивного счетчика соединены со счетными входами дискриминатора, выход реверс.ивногб счетчика через дешифратор соединен с первым входом второго ключа, вторые входы второго и третьего ключей объединены и соединены с информационным входом дискриминатора, выход третьего ключа соединен со вторым входом реверсивного счетчика, выход второго ключа соединен с первым входом второго элемента ИЛИ и входом первого инвертора, выход которого соединен со вторым входом выходного регистра и третьим входом реверсивного счетчика, выход второго элемента ИЛИ соединен с нулевым входом триггера, нулевой выход которого соединен :о вторым входом регистра памяти и третьим входом выходного регистра, единичный выход триггера соединен со вторым входом элемента И, третий вход которого соединен со вторым выходом счетчика, выход первого элемента ИЛИ соединен со вторым входом рчетчика и через второй инвертор со вторым входом второго элемента ИЛИ. На чертеже изображена функциональная схема дискриминатора. Устройство состоит из реверсивного счетчика 1, счетчика 2, выходного регистра 3, триггера 4, регистра 5 памяти, формирователя б опорных импульсов, генератора 7 эталонных импульсов , первого ключа .8, дешифратора 9, второго ключа 10, первого элемента ИЛИ 11, элемента И 12, третьего ключа 13, первого инвертора 14, второго элемента ИЛИ-15, второго инвертора 16. Работает цифровой фазовый дискриминатор следующим Образом. Работа начинается- с записи в реверсивный счетчик 1 кода, соответствующего номеру информационного импульса первого инвертора считывания и установки в нуль счетчика 2, регистра 3, триггера 4 и регистра 5 памяти. Опорный сигнал ср, поступающий на вход формирователя б опорных импульсов, поступает на единичный вход триггера 4 и разрешает прохождение импульсов генератора 7 эталонных импульсов через первый ключ 8 на вход счетчика 2. В это время информационные импуль сы, поступающие на вход реверсивного счетчика 1, производя вычитание кода в этом счетчике до Г и формируя при этом с помощью дешифратора 9 разрешение на втором ключе 10 для прохождения следующего импульса через элемент ИЛИ 15 на нулевой вход триггера 4 для установки его в нулевое состояние. При этом заканчивается заполнение счетчика 2 и формируется разрешение на регистре 3 и запрет на элементе И 12. Устанавливается запрещающий потен циал на третьем ключе 13, запрещая прохождениеЦ)римпульсов на реверсивны счетчик. При этом по заднему фронту импульса с выхода первого инверто ра 14, с элемента ИЛИ 11 считывается информация, снимаемая со счетчика 2 через регистр 3. При этом по вы ходной информации элемента ИЛИ 11, информация со счетчика 2 переписывается в регистр 5 памяти, а счетчик 2 устанавливается в нулевое соетояние и по заднему фронту импульса с выхода второго инветора 16 подтверждается нулевое состояние триггера. Одновременно по заднему фронту импульса с выхода первого инвертора 14 реверсивный счетчик 1 запоминает код информационного импульса второго интервала считывания. По поступлению последующих импульсов опорных сигналов циклы работы дискри минатора повторяются. При появлении нулевогокода на реверсивном счетчике по импульсу опо ного сигнала происходит установление запрещающего потенциала на регистре 3, разрешения на элемент И 12 и блокировки входа регистра 5 -памяти тем самым при отсутствии информацион ных сигналов у)о произойдет переполнение счетчика 2 и импульс перепоянения поступает на вход элемента И 1 производя считывание информации из регистра памяти, соответствующей пре дыдущему циклу обработки. Такимобразом, предлагаемый цифро вой фазовь1й дискриминатор позволяет повысить точность работы за счет авт матического выбора необходимой инфор мации и значительно упростить дискри минатор. Формула изобретения Цифровой фазовый дискриминатор, содержащий формирователь опорных импульсов, выход которого соединен с единичным входом триггера, единичный выход которого соединен с первым входом первого ключа, генератор эталонных импульсов, выход которого соединен со вторым входом первого ключа, выход которого соединен с первым входом счетчика, первые выходы счетчика соединены с соответствующими первыми входами регистра памяти, выход которого соединен с первым входом элемента И, выход элемента И соединен с первым входом первого элемента ИЛИ второй выход счетчика соединен с перьым входом выходного регистра, выход которого соединен со вторым входом первого элемента ИЛИ, выход, которого соединен с выходом дискриминатора, второй и третий ключи, единичный выход триггера соединен с первым входом третьего ключа, о т ц кчающийся тем, что, с целью повышения точности работы и упрощения дискриминатора, в него введены реверсивный счетчик, дешифратор, второй элемент ИЛИ и инверторы, первые входы реверсивного счетчика соединены со счетными входами дискриминатора, выход реверсивного счетчика через де-. шифратор соединен с первым входом второго ключа, вторые входы второго и третьего ключей объединены и соединены с информационным входом дискриминатора, выход третьего ключа соединен со вторым входом реверсивного счетчика, выход второго ключа соединен с первым входом второго элемента ИЛИ и входом первого инвертора, выход крторого соединен со вторым входом выходного регистра и третьим входом реверсивного счетчика, выход второго элемента ИЛИ соединен с нулевым входом триггера, нулевой выход которого соединен со вторым входом регистра памяти и третьим входом выходного регистра, единичный выход триггера соединен со вторым входом элемента И, третий вход которого соединен со вторым выходом счетчика, выход первого элемента ИЛИ соединен со вторым выходом счетчика и через второй инвертор со вторым входом второго элемента ИЛИ. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР №375670,кл. G 08 С 19/22, 1971. 2.Авторское свидетельство СССР № 465647, кл. G 08 С 19/12, Н 03 D 13/00, 1973 (прототип).