Цифровой фазовый дискриминатор Советский патент 1981 года по МПК H03D13/00 

Изобретение относится к импульсной технике. Известен цифровой фазовый дискри минатор, содержащий полосовой фильт триггер Имитта, формирюнатель импул сов, одновибратор со сбросом, эле мент И, счетчик импульсов, детектор уровня, одновибраторы задержки, бло заряда, генератор стробирукнцих им пульсов VI1Одцако этот дискриминатор не обе печивает достаточной точности. Наиболее близким по технической сущности к предлагаемому является фазовый дискриминатор, содержащий два формирователя, первые входы кот рого соединены со входными шинами, а выходы подключены к первым входам двух вентилей, выход первого из кот рых соединен с одним входом первого триггера,второй вход которого соединен через первый элемент ИЛИ с выходом второго вентиля, а выхода которого через третий вентиль, второй вход которого подключен к перво му выходу генератора эталонных импульсов, соединен с одним входом счетчика, второй вход которого соединен с входом регистра памяти и .шиной тактовых импульсов, а выходы разрядов счетчика соединены со входами регистра памяти, вход управления которого подключен к первому входу регистра сдвига, выходу первого элемента И и через первый элемент НЕ к первому входу второго элемента И, второй вход которого соединен с одной из входных шин, со вторым входом регистра сдвига, вторым входом первого элемента ИЛИ, первым входом второго элемента ИЛИ, а выход второго логического элемента И подключен к первому входу выходного элемента ИЛИ, второй вход которого соединен с выходом регистра сдвига, причем входы первого элемент та-И соединены с выходами второго и третьего триггеров, один выход каждого из которых соединен со входом сброса счетного триггера и выходом второго элемента НЕ, а вторяле вхог ды второго и третьего триггерюв подключены к выходам счетного триггера t2j. Недостатком этого дискриминатора является малое количество измеряемых фазовых сдвигов. Цель изобретения - увеличение исла измеряемых фазовых сдвигов сигналов.

Поставленная цель достигается тем что в цифровой фазовый дискриминатор содержащий два формирователя, первые входы которых соединены со входными шицами, а выходы подключены к первым входам двух вентилей, выход первого из которых соединен с одним входом первого триггера, второй вход которого соединен через первый элемент ИЛИ с выходом второго вентиля, а выход которого через третий вентиль, второй вход которого подключен к первому выходу генератора эталонных импульсов, соединен с одним входом счетчика, второй вход которого соединен с входом регистра памяти и шиной тактовых импульсов, а выходы разрядов счетчика соединены со входами регистра памяти, вход управления которого подключен к первому входу регистра сдвига, выходу первого элемента И и через первый элемент НЕ к первому входу второго элемента И, второй вход которого соединен с одно из входных шин, со вторым входом регистра сдвига, вторым входом первого элемента ИЛИ, первым входом второго элемента ИЛИ, а выход второго логического элемента И подключен к первО му входу выходного элемента ИЛИ, второй вход которого соединен с выходом регистра сдвига, причем входы первого элемента И соединены с выходами второго и третьего триггеров, один вход каждого из которых соединен со входом сброса счетного триггера и выходом второго элемента НЕ, а вторы входы второго и третьего триггеров подключены к выходам счетного триггера, введены два триггера, три вентиля, два элемента ИЛИ, шесть элементов И, счетчик и регистр памяти, первый вход которого соединен с шино тактовых импульсов, второй вход соединен с выходом первого элемента И, входы разряд| в подключены к выходам разрядов второго счетчика, один вход которого через четвертый вентиль соединен с выходом четвертого триггера, один вход которого соединен с выходом второго элемента ИЛИ, а второй вход соединен со входом третьего элемента ИЛИ и выходом пятого вентиля, один вход которого соединен с первым входом шестого вентиля, первым входом пятого триггера и первьЫи входами третьего, четвертого и пятого элементов И, второй вход которого соединен с выходом первого регистра памяти, а выход подключен к третьему входу второго элемента И, четвертый вход которого соединен с : выходом шестого элемента И, первый вход которого соединен с первыми входами седьмого и восьмого элементов И, вторым выходом пятого триггера и вторыми входами первого и второ|ГО вентилей, причем счетный вход пятого триггера соединен с входной

шиной, а его сбросовый вход подключен к шине тактовых импульсов и второму входу второго счетчика, выход которого подключен к второму вхду седьмого элемента И, а третий вх второго счетчика соединен с выходом восьмого элемента И, второй вход которого подключен к второму входу третьего элемента И, входу второго элемента НЕ и выходу третьего элемента ИЛИ, второй вход которого соединен с выходом первого вентиля, счетный вход счетного триггера соединен с выходом четвертого элемента ИЛИ, один вход которого соединен с выходом второго вентиля, а второй вход с вторым входом второго элемента ИЛИ с выходом шестого вентиля, второй вход которого подключен к выходу второго формирователя, при этом второй вход четвертого вентиля соединен со вторым выходом генератора эталонных импульсов, второй вход шестого элемента И соединен с выходом второго регистра памяти, выход седьмого элемента И соединен с третьим входом регистра сдвига, четвертый вход которого через четвертый элемент И соединен с выходом первого счетчика, а второй вход пятого вентиля соединен с выходом первого формирователя.

На чертеже изображена структурна электрическая схема дискриминатора.

Дискриминатор содержит счетчики 1 и 2, регистры памяти 3 и 4, триггеры 5-9, счетный триггер 10, элементы ИЛИ 11-14, выходной элемент ИЛИ 15, вентили 16-21, регистр сдвига 22, элементы 23 и 24, элементы И 25-32, формирователи 33 и 34, генератор 35 эталонных импульсов, шины 36 и 37, шин 38 тактовых импульсов. Выходной сигнал снимается с выхода 39.

Цифровой дискриминатор работает следующим образом.

Тактовый импульс соответствующий начсшу интервала считывания поступает на входы счетчиков 1 и 2, регистров 3 и 4 памяти и триггер 9, устанавливая их в исходное состояние.

Сигналы опорных импульсов поступают на входы элементов ИЛИ 11 и 12 устанавливая триггеры 5 и 8 в исходное состояние, на счетный вход триггера 9, устанавливая его в единичное состояние, устанавливая разрешающие потенциалы на вентиле 16, на вентиле 17 и на элементах И 30-3

Сигналы с измеряемой f. и опорной фазами преобразуется в формирователя 33 и 34 соответственно в. импульсы стандартной формы и через вентиль 16 и вентиль 17 поступают на триггер 5, формирующий мерный интервал, пропорциональный фазовому сдвигу между опорным и измеряемым сигналами. Этот интервал заполняется эталонными импульсами через вентиль 18 в счетчике 1 от генратора 35 эта лонных импульсов. С приходом сигнала на вход вентиля 17, триггер 5 через элемент ИЛИ 11 устанавливается в состояние О заканчивая формирование мерного интервала . Одновременно первый импульс Тс с выхода вентиля 17 через элемент ИЛИ 14, поступая на счетный вход триггера 10 ставит его в состояние 1. При этом импульс .переноса с нулевого плеча устанавливает триггер 6 в состояние 1. Второй импульс по счетному вх ду переключает триггер 10 в состоян О, при этом импульс переноса с ед ничного плеча устанавливает в состояние 1 триггер 7, Появление последующих импульсов поочередно переключает триггер 10, формируя на его выходах импульсы переноса, которые подтверждают состояние триггеров 6 и 7. Таким образом, к моменту появления опорного импульса, последующего прилегающего фазового сдвига, триггеры 6 и 7 будут находиться в что говорит об имевсостояниишем место появлении нескольких импульсов. В результате на выходе элемента И 25 сформируется уровень О, запр щающий Съем информации из счетчика 1 через регистр 22 и разрешаклций че рез элемент НЕ 23 съем информации предыдущего замера в соответствугаце интервале корреляции и соответствую щем такте считывания из регистра 3 через элемент И 26. Опорный импульс последующего при гающего фазового сдвига устанавлива ет триггер 9 Б нулевое состояние, устанавливая запрещающие потенциалы на вентили 1б и 17 и элементы И 30и разрешающие - на вентили 20 и 21 и элементы и 27-29. СиРналы с измеряемой f и опорной Чо фазами поступают на триггер 8, формирующий первый интервал, пропор циональный фазовому сдвигу между опорным и измеряемым сигналами. Этот интервал заполняется этало ными и§1пульсами через вентиль 19 в счетчике 2 от генератора 35 эталонн импульсов. Одновре менно сигналы поступаю на входы регистра 22 и элемента и 2 на считывание информации, которая снимается с выхода элемента ИЛИ 15, одновременно по сигналам с выхода элемента ИЛИ 13 через элемент И 27 п роизводится запись результата замера из счетчика 1. в регистр 3 (в |Случае отсутствия сигнала помехи и сдвиг регистра, устанавливая сосг тояние соответствующего предыдущего замера соответствующего последующего интервала корреляции, и через элемент НЕ 24 по переднему фронту паузы сброс в нулевое состояние триггеров 6, 7 и 10. Аналогичным образом происходят измерения последующих фазовых сдвигов прилегающих каналов лежащих на одном интервале корреляции. Формула изобретения Цифровой фазовый дискриминатор, содержащий два формирователя, первые входы которых соединены со входными шинами, а выходы подключены к входам двух вентилей, выход первого из которых соединен с одним входом первого триггера, второй вход которого соединен через первый элемент ИЛИ с выходом второго вентиля, а выход через третий вентиль, второй вход которого подключен к первому выходу генератора эталонных импульсов, соединен с одним входом счетчика, второй вход которого соединен с входом регистра памяти и шиной так- товых импульсов, а выходы разрядов счетчика соединены со входами регистра памяти, вход управления которого подключен к первому входу регистра сдвига, выходу первого элемента И и через первый элемент НЕ к первому входу второго элемента И, второй вход которого соединен с одной из входных щин, со вторым входом регистра сдвига, вторым входом первого элемента ИЛИ, первым входом второго элемента ИЛИ, а выход второго.логического элемента И подключен к первому входу выходного элемента ИЛИ, второй вход которого соединен с выходом регистра сдвига, причем входы первого элемента И соединены с выходами второго и третьего триггеров, один вход каждого из которых соедиг нен со входом сброса счетного триггера и выходом второго элемента НЕ, а вторые входы второго и третьего триггеров подключены к выходам счетного триггера,отличающийс я тем, что, с целью увеличения числа измеряемых фазовых сдвигов, в него введены два триггера, три вентиля, два элемента ИЛИ, шесть элементов И, счетчик и регистр памяти, первый вход которого соединен с шиной тактовых импульсов, второй вход соединен с выходом первого элемента И, входы разрядов подключены к выходам разрядов второго счетчика, один вход которого через четвертый вентиль соединен с выходом четвертого триггера, один вход которого соединен с выходом второго элемента ИЛИ, а второй вход соединен со входом третьего элемента ИЛИ

и выходом пятого вентиля, один вход которого соединен с первым входом шестого вентиля, первым пятого триггера и первыми входами третьего, четвертого и пятого элементов И, второй вход которого соеднен с выходом первого регистра памяти , а выход подключен к третьему входу второго элемента И, четвертый вход которого соединен с выходом шестого элемента И, первый вход которого соединен с первыми входами седьмого и восьмого элементов И, вторшл выходом пятого триггера и вторыми входами первого и второго вентилей, причем счетный вход пятог триггера соединен с входной шиной., а его сбросовый вход подключен к шине тактовых импульсов и второму входу второго счетчика, выход которого подключен к второму входу седьмого элемента И, а третий вход второго счетчика соединен с выходом восьмого элемента И, второй вход которого .подключен к второму входу третьего элемента И, входу второго элемента НЕ и выходу третьего элемента ИЛИ, второй вход которого соединен с выходом первого вентиля, счетный вход.счетного триггера соединен с выходом четвертого элемента ИЛИ, один вход которого соединен с выходом второго вертиля, а второй вход с вторым входом второго элемента ИЛИ и выходом шестого вентиля, второй вход которого подключен к выходу второго формирователя, при это второй вход четверт.ого вентиля соединен со вторым выходом генератора эталонных импульсов, второй вход шестого элемента И соединен с выходом второго регистра памяти, выход седьмого элемента И соединен с третьим входом регистра йдвига, четвертый вход которого через четвертый элемент И соединен с выходом первого счетчика, а второй вход пятого вентиля соединен с выходом первого формирователя.

Источники информации, принятые во. внимание при экспертизе

1.Патент США № 3825842, кл. 328-138, 23,06,74.

2,Авторское свидетельство СССР

№ 465647, кл, Н 03 D 13/00, 17,04,7