Устройство для измерения скорости Советский патент 1981 года по МПК G01P3/489 

(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ СКОРОСТИ

Устройство для измерения скорости относится к измерительной технике, в частности к устройствам измерения линейной или угловой скорости и может быть применено в проведении научно-исследовательских и контрольно-испытательных работ, где требуется информация о максимальном и минимальном отклонении скорости от номинальной либо ее ошибка.

Известны устройства для контроля скорости вращения, содержащие пороговые элементы либо индикаторы, сигнализирующие о моменте превышения допустимой ошибки скорости ij. Недостатком этих устройств является отсутствие численной информации фактического значения ошибки скорости.

Известен также импульсньМ тахометр с запоминанием максимального значения скорости, который содержит генератор импульсов, программируелме делители дешифраторй, блок цифровой индикации, накапливающие регистры (элементы памяти), цифровой компаратор и элементы переключения 2.

Недостатком этого устройства является отсутствие информации о экстремальном значении ошибки ско:рости, что не позволяет использовать при отработке систем автоматического управления.

Цель изобретения - измерение экстремальной ошибки скорости.

Цель достигается тем, что в устройство измерения скорости введены схема выделения модуля ошибки скорости, состоящая из первой схемы И, реверсивного счетчика первого компаoратора и устройства ввода, схема выделения максимальной ошибки скорости-, состоящая из второго цифрового табло, второго дешифратора, второй и третьей схемы И, втоЕЮй оперативной памяти,

5 второго счетчика и второго компаратора, и схема выделения минимальной ошибки скорости, состоящая из третьего цифрового табло, третьего дешифратора четвертой и пятой схем И,

0 третьей оперативной Пс1мяти, третьего счетчика и третьего компаратора,причем тлход устройства ввода соединен с установочным входом реверсивного счетчика, потенциаль5ные выходы которого подключены к первым входам первого компаратора, вторые входы которого соединены с вЬпсодами первой оперативной памяти, выход равенства подключен к первому входу первой схемы И,а

выход неравенства соединен со входом направления реверсивного счетчика и со вторыми входами второй и четвертой схем И, первые входы которых подключены к счетному входу реверсивного счетчика и к выходу первой схемы И , второй вход которой подключен к выходу генератора импульсов,выход второй схемы И соединен со счетным, входом второго счетчика импульсов, потенциальные выходы которого подключены ко входам второй оперативной памяти и к первым входам второго компаратора, вторые входы которого соединены со входами второго дешифратора и с выходами второй оперативной памяти, а выход неравенства с первым входом третьей схемы И, выход которой подключен ко входу записи второй оперативной памяти,выходы второго дешифратора соединены со вторым цифровым табло, выход четвертой схемы И соединен со счетным входом третьего счетчика импульсов, потенциальные выходы которого подключены ко входам третьей оперативной памяти и к первым входам третьег компаратора, вторые входы которого соединены со входами третьего дешифратора и с выходами третьей оперативной памяти, а выход неравенства с первымвходом пятой схемы И,выход которой подключен ко входу записи третьей оперативной памяти, выходы третьего дешифратора соединены с третьим цифровым табло, при этом вы.ход первого элемента задержки подключен ко входу сброса второго и третьего счетчиков импульсов и ко входу устройства ввода, выход второго элемента задержки соединен со вторыми входами третьей и пятой схем И второй выход устройства ввода подключен ко входу сброса второй оперативной памяти, а третий выход - ко входу сброса третьей оперативной памяти .

На чертеже изображена структурная схема устройства для измерения скорости..

Прибор содержит блок измерения текущей скорости 1, схему выделения модуля ошибки скорости 2, схему выделения максимальной ошибки скорости 3 схему выделения минимальной ошибки скорости 4. Блок измерения текущей скорости 1 включает в себя генератор импульсов 5, делитель частоты б, датчик скорости 7 формирователь импульсов 8, первый счетчик 9, первую схему оперативной памяти 10, первый дешифратор 11, первое цифровое табло 12, первый элемент задержки 13,второй элемент задержки 14. Схема вьщеления модуля ошибки скорости 2 включает в себя первую логическую схе1лу и 15, реверсивный счетчик 16,первый компаратор 17, устройство ввода 18. Схема выделения максимальной

ошибкискорости 3 включает в себя второе цифровое табло 19, второй дешифратор 20, вторую логическую схему И 21, вторую схему оперативной памяти 22, второй счетчик 23,второй J компаратор 24, третью логическую

схему И 25. Схема выделения минимальной ошибки скорости 4 включает в себя третье цифровое табло 26, треггий дешифратор 27, четвертую логиQ ческую схему И 28, третью схему оперативной памяти 29, третий счетчик ,30, третий компаратор 31, пятую логическую схему И 32.

На чертеже и в тексте описания приняты следующие буквенные обозна5 чения:

п - .текущая средняя скорость; MX - измеряемая скорость; nj - ожидаемая скорость; /дп/ - модуль ошибки скорости;

- максимальная ошибка

скорости;

- минимальная ошибка ско-лп

tnax рости ;

+й.п - текущая наибольшая ошиб5ка скорости;

-дг - текущая наименьшая ошибка скорости;

Ф - последовательность сигналов первого канала дат.Ччика скорости;

последовательность сигналов второго канала датчика скорости;

Фр - сигнал формирователя импульсов ;

Т - последовательность импульсов с эталонным периодом; Tj. - последовательность

импульсов сброса счетчиков ;

Tj - последовательность импульсов записи в оперативной памяти; Т0 - период изменения сигнала;Т - время задержки первого

элемента 13; Tj - время задержки второго

элемента 14;

Кф - коэффициент умножения формирователя импульсов;

К - количество импульсов.за оборот датчика скорости;

R, - сигнал принудительного сброса памяти минимальной ошибки скорости; R - сигнал принудительного

сброса, памяти максимальной ошибки скорости.

0 При перемещении датчика скорости 7, вырабатываются сдвинутые по фазе две последовательности сигналов Ф и Ф. Сигналы Фf и Фу. имеют фазовый сдвиг Т(},/4, где , период 5 .изменения сигнала Ф-f. Формирователь импульсов 8 вырабатывает последовательность импульсов Ф, синхронизированную с передними и задними фронтами сигналов Ф и Ф2. В формирователе 8 применена схема, синхронизирутчая полученную последователь ность импульсов от датчика 7 с частотой кварцевого генератора 5. Выходной сигнал формирователя Ф пост пает на счетный вход первого счетчи ка 9. Делитель частоты 6 образует последовательность импульсов с этал ным периодом Т. На выходе делителя частоты установлены первый 13 и второй 14 элементы задержки. Время задержки первого элемента 13 обо начим t 7 а второго 14 - , пр этом tr У/2:2.. На выходе первого элемента задержки 13 будут.формировать ся импульсы сброса счетчиков Т Т + ZT-f а на выходе второго элемента 14 - импульсы записи в оперативной памяти Тз Т + Т.. Пр цип измерения текущей средней скорости п состоит в том, что счетчи ком 9 за эталонное время Т будет по считано определенное количество импульсов, поступающих от датчика ско рости. По истечении времени Тд информация, накопленная счетчиком 9, переписывается в первую схему оперативной памяти 10. Это информация дешифрируется первым дешифратором 11 и отображается на цифровом табло 12, По истечению времени Т счетчик 9 устанавливается в нуль и цикл измерения повторяется. Значение скорости п-р, отображаемое на цифровом индикаторе, можно записать в виде т к А Ф где п, - измеряемая скорость в об/с Кд - количество импульсов за оборот датчика скорости, Кф - коэффициент умножения формирователя, Т - эталонное время измерения Из приведенной формулы очевидно, что для отображения на индикаторе скорости п, выраженной в об/мин должно соблюдаться соотношение Кд-Кф-Т 60. В реверсивный счетчик 16 импульсами с периодом Т производится запись ожидаемой (или задан ной) скорости п„ через устройство ввода 18. Каждый период измерения компаратором 17 производится сравне ние заданной п. и текущей п-|. скорос ти , информация о которой поступает от первой схемы оперативной памяти 10. Если в результате сравнения , то на выходе равенства компаратора образуется логическая 1. Выход равенства компаратора подключен к инвертирующему входу первой логической схемы И. Наличие на этом входе логической 1 не позволяет пос тупать импульсам от генератора 5 на счетный вход реверсивного счетчика 16. Следовательно, для случая, когда n nj/An/ 0. Если в результате сравнения , что Пу п то на выходе равенства компаратора образуется логический О, а на выходе неравенства ( ) логическая 1. Выход неравенства связан со входом направления реверсивного счетчика 16.Следует отметить, что логическая 1 на входе направления реверсивного счетчика подготавливает операцию сложения, а логический О - операцию вычитания. Следовательно, в случае п 7/п, через схему И 15 на счетный вход реверсивного счетчика будут поступать импульсы до тех пор, пока на выходе равенство KOivinapaTOpa не устанавливается логическая 1, т.е. для случая п $ Пддп vO. Если в результате сравнения Г( п, то на выходе равенства и неравенства компаратора 17 образуется логический 0. От схемы И 15 будут поступать импульсы на счетный вход реверсивного счетчика 16, уменьшая записанное в нем число до тех пор, пока на выходе равенства компаратора 17 не установится логическая 1. Таки-м образом, в случае п и п модуль дп также не равен нулю. Таким образом модуль ошибкч выделяется в виде импульсных сигналов на счетном входе реверсивного счетчика. Разделение модуля ошибки лп производится второй и четвертой схемой И (21 и 28) по сигналам неравенства от компаратора 17. Схема работает следующим образом. На счетный вход второго счетчика 23 поступают импульсы с выхода второй логической схемы И 21 в том случае, если /On/ г О и на выходе неравенства компаратора 17 имеется логическая 1. Накопленная в счетчике 23 информация сравнивается компаратором 24 с информацией,записанной во второй схеме оперативной памяти 22. Если в результате сравнения + дп ё + ,ду, то на выходе неравенства компаратора 24 образуется логическая 1, разрешающая запись информации во вторую схему оперативной памяти 22. Запись информации производится импульсами Т через третью логическую схему И 25. В случае, когда +лп ,,, на выходе неравенства компаратора 24 образуется логический О и записи в оперативную память 22 не происходит. Таким образом, схема оперативной памяти 22 хранит информацию о максимальной ошибке скорости + Эта информация дешифрируется вторым дешифратором 20 и отображается на втором цифровом табло 19. Схема измерения минимальной ошибки скорости - лп,д работает аналогично вышеописанной схеме. В данной схеме на счетный вход третьего счетчика 30 поступают импульсы с выхода четвертой логической сехмы И 28 в том случае, если /й.п/ О и на выходе неравенства компаратора 17 имеется логический 0. Этот случай соответствует п - п -. В остальном работа схемы измерения минимальной ошибки скорости - . не отличается от работы схемы измерения максимальной ошибки + . Для измерения + и - лпуиан через некоторое время после начала -Общих измерений во вторую и третью схемы оперативной памяти от устройства ввода 18 вводятся сигналы сброса R и Яд, позволящие начать измере ние в любое удобное для исследования время. Формула изобретения Устройство для измерения скорости содержащее блок измерения текущей скорости, включающий в себя генератор импульсов, датчик скорости,формирователь, делитель частоты, счетчик импульсов, схему оперативной памяти, два элемента задержки,дешифратор и цифровое табло,о т л и ч а ю щ е е с я тем,что с целью измерения экстремальной ошибки скорости,введены схема выделения модуля ошибки ско рости, состоящая из первой схемы И, реверсивного счетчика первого компаратора и устройства ввода, схема выделения максимальной ошибки скорости состоящая из второго цифрового табло второго дешифратора, второй и третье схемы И, второй оперативной памяти, второго счетчика и второго компаратора , и схема выделения минимальной ошибки скорости, состоящая из третье го цифрового табло, третьего дешифратора, четвертой и пятой схем И, третьей оперативной памяти,третьего счетчика и третьего компаратора,причем выход устройства ввода соединен с установочным входом реверсивного счетчика, потенциальные выходы котороге подключены к первым входам первого компаратора, вторые входы которого соединены с выходами первой опе ративной памяти, выход равенства ком паратора подключен к первому входу первой схемы И, а на выход неравенства его соединен со входом направле-ния реверсивного счетчика и со вторыми входами второй и .четвертой схем И, первые входы которых подключены к счётному входу реверсивного счетчика и к выходу первой схемы И, второй вход которой подключен к выходу генератора импульсов, выход второй схемы И соединен со счетным входом второго счетчика импульсов, потенциальные выходы которого подключены ко входам второй оперативной памяти и к первым входам второго компаратора, вторые входы которого соединены со входами второго дешифратора и с выходами второй оперативной памяти, а выход неравенства компаратора с первым входом третьей схемы И выход которой подключен ко входу записи второй оперативной памяти, выход второго дешифратора соединен со вторым цифровым табло, выход четвертой схемы И соединен со счетным входом третьего счетчика импульсов, потенциальные выходы которого подключены ко входам третьей оперативной памяти и к первым входам третьего компаратора, вторые входы которого соединены со входами третьего дешифратора и с выходами третьей оперативной памяти, а выход неравенства с первым входом пятой схемы И, выход которой подключен ко входу записи третьей оперативной памяти, выходы третьего дешифратора соединены с третьим цифровым табло, при этом выход первого элемента задержки подключен ко входу сброса второго и третьего счетчиков импульсов и ко входу устройства ввода, выход второго элемента задержки соединен со вторыми входами третьей и пятой схем И, второй выход устройства ввода подключен ко входу сброса второй оперативной памяти, а третий выход ко входу сброса третьей оперативной памяти. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР I 575568, кл. G 01 Р 3/48, 1977. 2.Патент США № 3818342,кл. 324169, 1974 (прототип).