1
Изобретение относится к вычислительной технике, в частности к проетированию протяженных сдвигающих регистров {ПСР однотактного действия, свободных от явления состязаний логических элементов размножителей мощности.
Известен сдвигающий регистр,который содержит группы триггеров, объединенные между собой через элементы выполняющие функции запрет 1.
Однако быстродействие такого регистра зависит от числа групп, состайляющих регистр, что является-его недостатком.
Наибол-эе близким по технической сущности является регистр сдвига, быстродействие которого практичесKif не зависит от разрядности. Этот рэгистр содержит разрядные группы, инверторы-размножители мощности и . дополнительные .межгрупповые триггеры R- S-типа, выполненные на двух элементах И-ЙЛИ-НЕ 2.
Недостатком такого регистра сдвига -является наличие дополнительных элементов, которые усложняют структурную схему регистра и вместе с тем увеличивают нагрузки регистра по шине сдвига Т. Последнее объясняется тем, что своими тактовыми входами дополнительные триггеры подключены к шине сдвига, а не к отдельному элементу.
Цель изобретения - упрощение регистра сдвига.
Поставленная цель достигается тем, что в регистре сдвига, содержащем группы последовательно сое0диненных ЗК-триггеров, инверторы, информационные шины, соединенные с Л - и К-входами первого триггера первой группы, тактовую шину, соединенную со входом первого инвертора,
5 выход которого подключен ко входам вторых инверторов, первые J-и К-входы первого триггера каждой группы r oдcoeдинeныvсоответственно, к выходам последнего триггера предыдущей, группы,вторйе 3 -и К-входы neplioro триггера каждой группы соединены с С-входами триггеров предыдущей группы и выходом инвертора группы, С-входы триггеров каждой группы сое5динены с выходом инвертора данной группы и вторым J-входом первого триггера последующей группы.
На чертеже изображена функциональная схема предлагаемого регистре
0 сдвига.
Он содержит группы 1.1 - 1. h(где h - число разрядов ) ЗК-триггеров 2 первый инвертор 3, вторые инверторы
4.1- 4.И , тактовую шину 5 и информ.ционные шины 6, Каждый разрядный триггер 2 выполнен по схеме M.dSter-Stave и работает в режиме триггера с внутренней задержкой. Последнее означает, что информация на выходе такого триггера появляется после окончания тактирующего сигнала (см., например, триггер ITK342).
Устройство работает следующим образом.
При поступлении импульса сдвига .с уровнем логической 1 на вход инвертора 3 на его выходе формируется уровень логического О. Последни поступает на входы инвертора 4.1-4П каждой из групп 1.1-1. и . В результате, на их выходах формируется уровень логической 1, обеспечивающий запись информации из разрядных ЭК-триггеров 2 от предыдущего триггера. При этом разброс задер ек выключения 0 инвертов 4.1-4. 7 не влияет на процесс записи информации.
Рассмотрим влияние разброса згщержек включения инверторов 4.1-411 на процесс сдвига.
Предположим, что инвертора
4.2больше, чем iC,Q инвертора 4.1,
е. 104.а Ло4.
В этом случае по окончании импульса сдвига сначала формируется уровень на выходе инвертора 4.1, и информация в первой группе 1.1 оказываетс сдвинутой на один разряд вправо.
Поскольку на выходе инвертора 4.2 группы 2 продолжает действовать уровень 1, то если бы не было связи с выхода инвертора 4.1 предыдущей (в данном случае первой) группы 1.1 на входы Og К 2 входного триггера 2 следующей группы 1.2, новая информация, появившаяся на выходе последнего триггера предыдущей группы 1.1, могла бы повторно записаться в входной триггер следующей группы 1.3. Последнее приводит к сбою информации в регист.ре, что недопустимо. Поскольку при 3 К О триггер 3 - К типа сохраняет свое предыдущее состояние независимо от наличия сигнала на тактовой шине 5, то следовательно, одновременно с формированием О на выходе инверTujpa 4.1 блокируется прием информации в входной триггер каждой последуквдей группы l.n и тe самым обеспечивается бессбойная передача информации между группами 1.1 - 1. И , независимо от разброса задержек инверторов 4.1 - 4.п.
Информация в группах 1.2 - 1.И оказывается сдвинутой вправо после формирования сигналов с уровнем О на выходах инверторов 4.2 - 4.И . Таким образом, fio сравнению с известным в предлагаемом регистре исключены дополнительные, межгрупповые элементы памяти.
Поскольку в предлагаемом регистре тактовая шина 5 подключена непосредственно к инвертору 3, а выходы инверторов 4.1 -г 4. И подключены к тактовым входам триггеров 2 своей группы и к информационным входам одного из триггеров 2 следующей
0 ГРУППЫ, то такие регистры обладают минимальным эквивалентом нагрузки по шине сдвига.
Формула изобретения.-
Регистр сдвига, содержащий группы последовательно соединенных Зк-триггеров, инверторы, информационные шины, соединенные с О- и К-входами.
0 первого триггера первой группы , тактовую шину, соединенную со входом первого инвертора, выход которого подключен ко входам вторых инверторов, отлич ающийся
5 тем, что, с целью упрощения регистра сдвига,в нем первые Д-и К-входы первого триггера каждой группы подсоединены, соответственно, к выходам последнего триггера предыдущей групQ пы, вторые 3-й К-входы первого триггера каждой группы соединены с С-входами триггеров предыдущей группы и выходом инвертора данной группы, С-входы триггеров каждой группы соединены с выходом инвертора данной группы и вторым 3-входом первого триггера последующей группы.
Источники информации, принятые во внимание при экспертизе 1..Авторское свидетельство СССР
0 № 61-6652, кл. .G11 с 19/00, 03.11.75. 2. Авторское свидетельство СССР по заявке № 2453168/18-24, кл. G11 С 19/00, 05.09.77 (прототип ).
название | год | авторы | номер документа |
---|---|---|---|
МОДУЛЬ МАТРИЧНОГО КОММУТАТОРА | 1996 |
|
RU2116664C1 |
Устройство для диагностики НЕиСпРАВНОСТЕй МНОгОяРуСНыХ пиРАМидАльНыХСХЕМ | 1978 |
|
SU798849A1 |
Устройство для одновременного вычисления двух многочленов | 1980 |
|
SU926650A1 |
СЕЛЕКТОР ИМПУЛЬСОВ ЗАДАННОЙ КОДОВОЙ КОМБИНАЦИИ | 1994 |
|
RU2076455C1 |
УСТРОЙСТВО ПОИСКА ИНФОРМАЦИИ | 2006 |
|
RU2313128C1 |
Запоминающее устройство с само-КОНТРОлЕМ | 1979 |
|
SU809398A1 |
Устройство для записи информацииВ РЕгиСТР СдВигА | 1979 |
|
SU809351A1 |
ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ | 1997 |
|
RU2121754C1 |
Микропроцессорная система для программного управления технологическими процессами | 1987 |
|
SU1418653A1 |
УСТРОЙСТВО ДЛЯ СИГНАЛИЗАЦИИ СРАБАТЫВАНИЯ БЛОКОВ ЗАЩИТЫ ЭЛЕКТРОПИТАНИЯ | 1992 |
|
RU2093941C1 |
Авторы
Даты
1981-02-15—Публикация
1978-01-26—Подача