Устройство для контроля блоковпОСТОяННОй пАМяТи Советский патент 1981 года по МПК G11C29/00 

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ Недостатком указанного устройства является то, что при обработке информации в режиме сложения или вычитания возможно образование единиц переполнения или заема, которые никак не регистрируются и, следовательно, эта важная информация теряется. Это приводит к тому, что при возникновении многократных асим метричных детерминированных ошибой (вероятность возникновения которых при отказе запоминающих микросхем велика) нельзя будет их обнаружить, когда они четны. Следовательно, точность контроля при возникновении многократных ошибок будет недостаточной. Кроме того, устройство требует введения избыточности в качестве контрольных элементов/ .с помощью которьох производится переход с режима на режим, а это снижает надежность работы устройства. Цель предлагаемого изобретения повышение надежности устройства. Поставленная цель достигается тем, что визвестное устройство для контроля блоков постоянной памяти введены реверсивный счетчик и дешифратор, при этом первый вход ре версивного счетчика соединен с трет выходом блока управления, второй ВХОД- со вторым выходом сумматоравычитателя, а выход - со входом дешифратора, выход которого подключен ко второму .входу блока управления. На чертеже представлена блок-схе предлагаемого устройства. Устройство содержит блок 1 посто ной памяти, сумматор-вычитатель 2, блок 3 сравнения, блок 4 установки контрольных чисел, блок 5 управления, реверсивный счетчик б, дешифратор 7. Устройство работает следующим образом. При подаче из блока 5 управлени на вход блока 1 памяти кода адреса и импульса запроса, числа считываются и поступают на входы сумматор вычитателя 2, где и начинают складываться. Единицы переполнения поступают при сложении в реверсивн счетчик б, и он меняет свое состоя ние. Дешифратор 7 в соответствии с состояниями реверсивного счетчика б выдает в управления ин формацию о его состоянии. Как толь ко состояние счетчика станет равны 01, по сигналу из блока 5 управления сумматор-вычитатель 2 и реверсивный счетчик 6 переводятся в реж вычитания и далее считываемые из блока 1 памяти числа вычитаются. П этом заем происходит из реверсивно счетчика 6. Реверсивный счетчик 6 при вычитании из состояния 01 пере ходит в состояние 00, а затем в со тояние 11. После этого дешифратор 7 выдает в блок 5 управления информацию об этом состоянии реверсивного счетчика б, по которому блок 5 управления переводит сумматор-вычитатель 2 и реверсивный счетчик б в режим сложения поступающих чисел. Реверсивный счетчик при сложении переходит в состояние 00, затем в состояние 01 и снова переводится вместе с сумматором-вычитателем 2 в режим вычитания и так далее. Таким образом, режимы работы сумматора-вычитателя 2 и реверсивного счетчика 6 определяются, исходя из состояний реверсивного счетчика 6 по следующему- алгоритму: Пуск-00 - сложение 00 - вычитание 00 - сложение 00 - вычитание и так далее. Подобная организация процесса вычисления контрольной суммы приводит к тому, что ни одна единица переполнения (или заема) не будет потеряна и контрольная сумма будет подсчитана быстрее, чем в известных устройствах. В случае построения блока постоянной памяти на интегральных запоминающих микросхемах, при отказах которых велика . вероятность возникновения многократных четных ошибок, все ошибки будут обнаружены, даже если откажет вся микросхема, ибо итоговый результат может быть получен только единственным образом, а в известных устройствах с точностью до модуля (где М - разрядность сумматора) за счет потери единиц переполнения которые отбрасываются. Значит, точность подобного устройства выше, чем у аналогов и прототипа. К тому лее устройство не требует введения контрольных элементов для управления переходом с режима на режим, им управляет значение контрольной суммы. Применение предлагаемого изобретения позволит повысить точность контроля блоков памяти, для которых характерны при отказах запоминающих элементов многократные асимметричные детерминированные . Для обеспечения вероятности обнаружения, близкой к единице, в предлагаемом устройстве не требуется вводить информационную избыточность, что упрощает устройство, повышает надежность его работы и уменьшает стоимость. Формула изобретения Устройство для контроля блоков постоянной памяти, содержащее блок

управления, первый выход которого соединен со входом контролируемого блока постоянной памяти, второй выход - с первым входом сумматоравычитателя, третий - со входом блока установки контрольных чисел, четвертый - с первым входом блока сравнения, второй вход которого подключен к первому выходу сумматора-вычитателя, вход сумматора-вычитателя соединен с выходом,контролируемого блока постоянной памяти, выход блока сравнения соединен с первым входом блока управления, отличающееся тем, что, с целью повышения надежности устройства, оно содержит реверсивный счетчик и дешифратор, при этом первый вход реверсивного счетчика соединен с пятым выходом блока управления, второй вход - со вторым выходом сумматора-вычитателя, а выход - со входом дешифратора, выход которого подключен ко второму входу блока управления.

Источники информации, принятые во внимание при экспертизе

0

1.Журавлев Ю.П. и др. Надежность и контроль ЭВМ, М., Сов. Радио, 1978.

2.Авторское свидетельство СССР № 135105, кл. G Об F 11/1-2, I960 (прототип).

5