Цифровой фазовый дискриминатор Советский патент 1987 года по МПК H03D13/00 

1

Изобретение относится к радиотехнике и может быть использовано в цифровых фазовых дискриминаторах и измерителях.

Цель изобретения - повышение точности.

На фиг, I представлена электрическая структурная схема цифрового фазового дискриминатора; на фиг, 2 - схема синхронизатора; на фиг, 3 - схема блока памяти.

Цифровой фазовый дискриминатор содержит первый 1 и второй 2 формирователи импульсов, первый 3 и второй 4 RS-триггеры, генератор 5 счетных импульсов, первый 6, второй 7, третий 8 и четвертый 9 элементы И, синхронизатор 10, первый 11 и второй 12 реверсивные счетчики, первый 13 и второй 14 регистры, первый элемент И-ИЛИ 15, пятый 16 и шестой 17 элементы И, элемент ИЛИ-НЕ 18, счетчик 19, второй элемент И-ИЛИ 20, блок 21 памяти, седьмой элемент И 22,

Синхронизатор 10 содержит первый 23 и второй 24 счетчики, дешифратор 25., первый 26 и второй 27 триггеры, элемент И 28,

Блок 21 памяти содержит первый 29 и второй 30 триггеры, элемент И 31,

Цифровой фазовый дискриминатор работает следующим образом,

В момент пересечения входным колебанием нулевого уровня с положительной производной первый формирователь 1 вырабатывает кратковременный импульс, закрывает Q-выход первого RS-триггера 3 и открывает Q-выход второго RS-триггера 4, открывающий четвертый элемент И 9, через который счетные импульсы генератора 5 поступают на вход синхронизатора 10, В синхронизаторе 10 с помощью первого счетчика 23 и дешифратора 25 вырабатываются (например, К 10) сдвинутые относительно друг друга на вре- мя квантования t 1/S/j импульсы, из которых с помощью первого 26 и второго 27 триггеров в каждом измери- teльнoм цикле, определяемом периодом входного колебания, формируются 7 управляющих импульсов Э2-1,,.Э2-7, а один раз за каждые m измерительных циклов с помощью второго счетчика 24 и элемента И 28 формируется импульс опроса,

Выходньш импульсы синхронизатора 10, поступающие в соответствз тощие

35422

моменты времени на управляющие входы элементов цифрового фазового дискриминатора, управляют его работой.

В цифровом фазовом дискриминаторе в каждом измерительном цикле формируются два мерных импульса. Первый им- пропульс длительностью t.

л

порциональной фазовому сдвигу входного колебания (f относительно опорного (/. , формируется с помощью первого 1 и второго 2 формирователей на Q-выходе первого RS-хриггера 3 и, проходя через открытый первый элемент И 6, открывает второй элемент И 7, через который счетные импульсы генератора 5 поступают на вход первого реверсивного счетчика 11, в который , перед каждым измерительным циклом с помощью управляющих импульсов, по- ступаюшдх на его разряды, записывается в обратном коде число -N(,/2 -f,j/2 fд , соответствующее фазовому сдвигу входного колебания на - . В результате по окончании счета в первом реверсивном счетчике 11 в j-м измерительном цикле остается число

30

± ft(,.- 1/2 f,) N,.-N,/2,

пропорциональное фазовому рассогласованию входного колебания относительно опорного,

Повышение точности измерения фазового сдвига сигнальной состарляю- щей входного колебания относительно рпорного достигается за счет весового усреднения j-x замеров фазовых рарассогласований, которые соответствует наличию во входном колебании сигнальной составляющей. При наличии этой составляющей в цифровом фазовом дискриминаторе формируется в цифровом

виде сигнал, характеризующий относительную величину этой составляющей, т,е, отношение сигнал/шум,

С целью повышения точности измерения фазы входного сигнала на Q-выходе второго RS-триггера 4 формируется второй мерный импульс, длитель- . ность которого с точностью до к периодов частоты счетных импульсов равна периоду входного колебания 1i;

-l/fj; - K/f, Этот импульс открывает третий элемент И 8, Счетные мпульсы генератора 5 поступают на счетный вход второго реверсивного счетчика 12, в который перед каждым

измерительным циклом с помощью управляющих импульсов от синхронизатора 10 также записывается в обратном коде число -N -.( -К), соответствующее с точностью до К периодов частоты ff периоду опорного колебания.

В результате по окончании счета во втором реверсивном счетчике 12 в J-M измерительном цикле остается число

dN

ij

f,(l/f, - 1/f,

V Выходные разряды счетчика 19 подключены к входным разрядам второго IQ элемента И-ИЛИ 20 таким образом, что при воздействии на его вторые входы управляющего импульса от синхронизатора 10 на выходе второго элемента И-ИЛИ 20 формируется импульс, ,если

15 выходное число счетчика 19 превыша- пропорциональное отклонению частоты ет второй порог N., величина кото- входного колебания относительно час- рого выбирается из заданных значений тоты опорного колебания. Эти числа с вероятности ложной тревоги d- и про- помощью управляющих импульсов от син- пуска правильного решения о нали- хронизатора 10 записываются во второй 20 во входном колебании сигнальной

регистр 14, на Q-выходах которого формируется модуль числа iNj- в прямом коде, а на Q-выходах - модуль числа - dNj- , поступающего на его вход. В обратном коде.

С помощью первого элемента И-ИЛИ- 15, пятого .16 и шестого 17 элементов И и управляющих импульсов от синхронизатора 10 на выходе первого элеменсоставляющей.

25

0 1 - F

/5- 1 - F

N - N

пор 2 Vin

l|mpjl-pn)

пор2

mp5(l-ps)

та И-ИЛИ 15 формируется модуль выход- 30 где F(x) - табулированные значения кого числа (jNjj), который поступает на вход элемента ИЛИ-НЕ 18, используемого в качестве первого порогового блока. Входы элемента ИЛИ-НЕ

интеграла вероятностей.

Выходной импульс второго элемента И-ИЛИ 20, поступающий на первый вход блока 21 памяти и воздействзтощий на

18 подключены к выходам соответству- 35 S-входы первого 29 и второго 30 триг- ющих разрядов первого элемента И - геров устанавливает Q-выход первого ИЛИ 15 таким образом, что при воздей- триггера 29 в единичное состояние.

Выходной сигнал триггера 29 открывает седьмой элемент И 22, в результаствии на его управляющий вход сигнала от синхронизатора 10 импульс на

выходе элемента ИЛИ-НЕ 18 появляется 40 те чего сигнал от синхронизатора 10, при (( ) Nj,-проходя через открытый вентиль 22 и

Если модуль числа ANjj больше W, поступая на установочные входы перво- импульс на выходе элемента ИЛИ-НЕ 18 го регистра ,13, переписывает выходное не проходит. При этом вероятность число первого реверсивного счетчика формирования импульса на выходе эле- 45 1 - выход цифрового фазового .

мента ИЛИ-НЕ 18 определяется плотностью распределения приращения фазы входного колебания и величиной первого порога

дискриминатора.

Если выходное число счетчика 19 меньше заданного порога, сигнал синхронизатора 10 не проходит на выход

-и/,

пер

Р j w(Uij l)d4i/ . .

Выходные импульсы элемента ИЛИ - НЕ 18 поступают на счетный вход счетчика 19, в результате чего за m измерительных циклов в нём накапливается число Nj, подчиняющееся биномиальному закону распределения с параметрами (N, Рц) случае приема узp g ) в слу43542

КОПОЛОСНОГО шума, и (N , чае приема смеси сигнала и шума. При больщих размерах выборки (т т 50) биномиальное распределение аппроксимируется нормальным со средним N и дисперсией mp(l-p).

Выходные разряды счетчика 19 подключены к входным разрядам второго IQ элемента И-ИЛИ 20 таким образом, что при воздействии на его вторые входы управляющего импульса от синхронизатора 10 на выходе второго элемента И-ИЛИ 20 формируется импульс, ,если

составляющей.

0 1 - F

N - N

пор 2 Vin

l|mpjl-pn)

/5- 1 - F

пор2

mp5(l-ps)

где F(x) - табулированные значения

интеграла вероятностей.

Выходной импульс второго элемента И-ИЛИ 20, поступающий на первый вход блока 21 памяти и воздействзтощий на

дискриминатора.

Если выходное число счетчика 19 меньше заданного порога, сигнал синхронизатора 10 не проходит на выход

50 второго элемента И-ИЛИ 20. В результате этого сигнал синхронизатора 10 открывает инверсным выходом второго триггера 30 элемент И 31, проходя через который, импульс с выхода синхро55 низатора переключает триггер 29 в нулевое состояние. При этом седьмой элемент И 22 закрывается, импульсы от синхронизатора 10 не проходят на установочные входы первого регистра 13

и соответствующие измерения разности фаз и первого реверсивного счетчика 11 поступают на выход цифрового фазового дискриминатора. Сигналы синхронизатора 10 используются также для обнуления счетчика 19, первого i и второго 12 реверсивных счетчиков и установки в этих счетчиках соответствующих опорных чисел К./2 и N,

Использование предлагаемого цифрового фазового дискриминатора, реализующего знаковый алгоритм определения сигнальной составляющей во входном колебании, позволяет существенно повысить точность измерения фазы входного сигнала с лапласовским законом фазовых флюктуации за счет исключения из выходного потока текущих замеров фазовходного колебания серий аномальных отсчетов фазы, соответст- вуюнщх отсутствию в этом колебании сигнальной составляющей, и измерения отношения сигнал/шум при наличии в нем сигнальной составляющей. При этом достоверность принятия правильного решения о наличии во входном колебании сигнальной составляющей

Q 1 - ((/ + )

и точность оценки отношения сигнал/ /шум входного колебания

1/б 5„ )

достаточно быстро растут с увеличением числа m независимых отсчетов фазы входного колебания относительно опорного.

Формула изобретения

Цифровой фазовый дискриминатор, содержащий последовательно соединенные первый формирователь.импульсов, первый RS-триггер, первый элемент И и второй элемент И, второй формирователь импульсов, выход которого соединен с другим входом первого RS- триггера, второй RS-триггер, первый вход которого соединен с выходом первого формирователя импульсов, третий элемент И, первый вход которого соединен с инверсным выходом второго RS-триггера, первый реверсивный счетчик, информационный вход которого соединен с выходом второго элемента И, второй реверсивный счетчик, информа

0

5

0

ционный вход KfiTOporo соединен с выходом третьего элемента И, а также блок памяти и первый и второй регистры, информационные входы которых соединены с выходами первого и второго реверсивных счетчиков соответственно, о тличающ-и йся тем, что, с целью повышения точности, введены четвертый элемент И, первый вход которого соединен с прямым выходом второго КЗ-триггера, генератор счетных импульсов,, выход которого соединен с вторыми входами второго, третьего и четвертого элементов И, последовательно соединенные пятый элемент И, первый вход которого соединен с первым прямым входом второго регистра, первый элемент И-И.ПИ, второй и третий входы которого соединены соответственно с вторым прямым и первым инверсным выходами второго регистра, элемент ИЛИ-НЕ, другой вход которого объединен с вторым

5 входом пятого элемента И, счетчик и второй элемент И-ИЛИ, выход которого соединен с первым входом блока памяти, шестой элемент И, первый вход которого соединен с вторым инверсным выходом второго регистра, а выход соединен с четвертым входом первого элемента И-ИЛИ, седьмой элемент И. первый вход которого соединен с выходом блока памяти, а выход соединен с управляющим входом первого регистра, и синхр01-шзатпр, вход которого соединен с выходом четвертого элемента И, первый выход соединен с управляющим входом второго регистра, второй выход соединен с вторым входом шестого элемента И, объединенного с вторым входом пятого элемента И, третий выход соединен с вторым входом блока памяти, четвертый выход соединен с вторь М входом второго элемента И-ИЛИ, пятый выход соединен с вторым входом седьмого элемента И, шестой выход соединен с управляющими входами первого и второго реверсивных счетчиков, седьмой выход соединен с вторым входом второго RS-триггера и с установочными входами первого и второго реверсивных счетчиков, а восьмой выход соединен с установочg ным входом счетчика и с третьим входом блока памяти.

0

в

0

5

0

25

D

И

f5

ti

гь

27

24

I Итг

Фиг. 2

Составитель Э. Борисов Редактор П. Гереши ТехредМ.ДидыкКорректор А.Тяско

4836/56

Тираж 901Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

гь

29

30

LJ

Z.J

Изобретение относится к радиотехнике и обеспечивает повышение точности. Цифровой фазовый дискриминатор содержит формирователи 1 и 2 импульсов, RS-триггеры 3 и 4, генератор 5 счетных импульсов, элементы И 6-9, 16, 17 и 22, синхронизатор 10, реверсивные счетчики (РС) 11 и 12, регистры 13 и 14, элементы И-ИЛИ 15 и 20, элемент ИЛИ-НЕ 18, счетчик 19, блок 21 памяти. В каждом измерительном цикле формируются два мерных импульса (ми). Первый МИ длительностью, пропорциональной фазовому сдвигу . входного колебания относительно опорного, формируется с помощью формирователей 1 и 2 и КЗ-триггера 3 и заполняется счетными импульсами генератора 5. Т.к. перед каждым измерительным циклом в PC 11 заносится число, соотв. фазовому сдвигу входного колебания - / , то по окончании счета в нем останется число, пропорциональное фазовому рассогласованию входно- г о колебания относительно опорного. Для повышения точности производят весовое усреднение нескольких замеров рассогласований, которые соответствуют наличию во входном колебании сигнальной составляющей. Для этого с помощью RS-триггера 4 формируется второй МИ, длительность которого равна периоду входного колебания. В PC 12 формируется число, пропорциональное отклонению частоты. В счетчике 19 за m измерений накапливается число-, которое используется для исключения аномальных отсчетов фазы, соотв. отсутствию в колебании сигнальной составляющей, и для измерения отношения с/ш при ее наличии. 3 ил. (Л оо оо СП 4 ГС