Интегральный преобразовательуРОВНЕй TOKA B дВОичНый КОд Советский патент 1981 года по МПК H03K13/20 

(54) ИНТЕГРАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ УРОВНЕ ТОКА В ДВОИЧНЫЙ КОД

1

Изобретение относится к радиоэлектронике, а именно к интегральным преобразователям информации аналог-код, предназначенным для использования в вычислительной и измерительной технике.

Известен аналого-цифровой преобразователь (АЦП), содержащий входную и две выходных шины, шину питания и шину нулевого потенциала, соединенную с полупроводниковой п-областью - подложкой, которая является эмиттером всех п-р-п и базой всех р-п-р транзисторов преобразователя. В полупроводниковой п-области-подложке расположены первая-восьмая р-области, а в пятойвосьмой р-областях расположено по одной п-области. Первая р-область яаляется эмиттером первого двухколлекторного р-п-р транзистора, вторая эмиттером второго р-п-р транзистора, а третья и четвертая р-области являются эмиттерами третьего двухэмиттерного р-п-р транзистора. Пятая-восьмая р-областй являются базами, а расположенные в них соответственно первая, вторая, третья и четвертая п-областиколлекторами п-р-п транзисторов, причем пятая и шестая р-области являются коллекторами первого двухколлекторного р-п-р транзистора, а седьмая и восьмая р-области -. коллекторами соответственно второго -и третьего двухэмиттерного р-п-р транзисторов. В преобразователе первая р-область соединена со входной шиной, вторая, третья и четвертая р-области - с шиной питания, пятая р-область - с третьей п-областью и первой выходной шиной, шестая р-область - с четвертой п-обла стью и второй выходной шиной, седьмая и восьмая р-области соединены соответственно с первой и второй п-областями.

В этом АЦП производится преовразование входного аналогового сигнала в унитарный (единичный) код, т. е. при разбиении участка преобразования входного аналогового сигнала по 3 дискрет -галм уровням тока О, 1, 2 и 3 соответствует код 000, 001, 011, 111. вместе с тем, в большинстве устройств вычислительной и измерительной техники ведется преобразование входного аналогового сигнала в двоичный код, т.. е. уровням тока О, 1, 2 и 3 соответствует код 00, 01, 10 и 11 llj.

При использовании известного АПП в составе таких устройств необходим специальный преобразователь унитарного кода в двоичный, что приводит

к увеличению занимаемой площади и потребляемой мощности.

Цель изобретения - уменьшение габаритов и снижение потребляемой мощности .

Поставленная цель достигается тем что в интегральный преобразователь уровней тока в двоичный код, содержащий два триггера с непосредственными связями, выполненные на первом, втором, третьем и четвертом п-р-п транзисторах, эмиттеры которых соединены с общей шиной, а коллекторы второго и четвертого п-р-п тра нзисторов соединены соответственно с первой и второй выходными шинами, первый одноэмиттерный и второй двухэмиттёрный р-п-р транзисторы, эмиттеры которых соединены с шиной питания базы - С общей шиной, а коллекторы с базами соответственно второго и че вертого п-р-п транзисторов, а также входной двухколлекторный р-п-р,транзистор, эмиттер которого соединен со входной шиной, база - с общей шиной, а коллекторы соединены с базами соответственно первого и третьего п-р-п транзисторов, введены третий и четвертый одноэмиттерные и пятый двухэмиттерный р-п-р транзисторы, базы которых соединены с общей шиной, эмиттеры третьего и четвертого р-п-р транзисторов соединены -с шиной питания, а их коллекторы - с эмиттерами пятого р-п-р транзистора, коллектор которого соединен с. базой второго п-р-п транзистора, а четвертый п-р-п транзистор выполнен двухколлекторным второй коллектор которого соединен с коллекторами третьего и четвертого р-п-р транзисторов, при этом коллекторные области третьего и четвертого транзисторов совмещены с соответствующими эмиттерными областями пятого р-п-р транзистора, коллекторные области, первого, второго, пятого и входного р-п-р транзисторов совмещены с соответствующими базовыми областями п-р-п транзисторов, а эмиттерные области п-р-п транзисторов и базовые области р-п-р транзисторов совмещены в общей полупроводниковой области-подложке.

На фиг. 1 представлена структура преобразователя; на фиг. 2 - разрез А-А на фиг. 1; на.фиг. 3 - электрическая схема преобразователя.

Преобразователь уровней тока в двоичный код содержит входную шину 1, выходные шины 2 и 3, шину 4 питания и шину 5 нулевого потенциала, соединенную с полупроводниковой п-областью-поДложкой б, которая является эмиттером всех п-р-п и базой всех р-п-р транзисторов преобразователя. В п-области-подложке расположены первая, вторая, третья и четвертая р-области 7, 3, 9 и 10, а также пятая, шестая, седьмая и восьмая р-области 11, 12, 13 и 14 с расположенными в них соответственно первой, второй, третьей и четвертой п-областями 15, 16, 17 и 18, Кроме того, в п-область-подложку введены р-области . 19-22, а в восьмую р-область 14 введена добавочная п-область 23. При этом. р-область 7 соединена с шиной 1, р-области 8, 9, 10, 19 и 20 - с Шиной 4, р-область 11 - с п-областью 17и шиной 2, р-область 12 - с п-облаотью 18 и шиной 3, р-области 13 и 14 соединены соответственно с п-областями 15 и 16, р-области 21 и 22 соединены с п-областью 23. ., На электрической схеме замещения (фиг. 3) р-область 7 является эмиттером двухколлекторного р-п-р транзистора 24, р-область 8 - эмиттером р-п-р транзистора 25, р-области 9 и 10 - эмиттерами двухэмиттерног.о р-п-р 0 транзистора 26, р-области 11 и 12 коллекторами двухколлекторного р-п-р транзистора 24 и базами п-р-п транзисторов 27 и 28, р-область 13 - коллектором р-п-р транзистора 25 и базой 5 п-р-п транзистора 29, р-область 14 коллектором двухэмиттерного р-п-р транзистора 26 и базой п-р-п транзистора 30, п-области 15-18 - коллекторами п-р-п транзисторов 27Q 30, соответственно, р-области 19 и 20 - эмиттерами р-п-р транзисторов 31 и 32, р-области 21 и 22 -- коллекторами р-п-р транзисторов 31 и 32 и эмиттерами двухэмиттерного р-п-р транjj зистора 33, коллектором которого является р-область 13., добавочная п-область 23 является вторым коллектором двухколлекторного п-р-п транзистора 30, соединенHtjM с коллекторами р-п-р транзисторов 30 и 31 и эмиттерами двухэмиттерного р-п-р транзистора 33. Преобразователь работает следующим образом,

Транзисторы 27-30 образуют тригге-ры (фиг. 2). При отсутствии входного 5 тока аналогового сигнала правые по схеме транзисторы этих триггеров насыщены, так как в их базы задаются токи от транзисторов 25 и 26, подключенных к шине питания. Поэтому, при 0 нулевом сигнале на входе преобразователя На выходах появится Код 00.

При подаче тока аналогового сигнала в эмиттер транзистора 24 через его коллекторы в базы левых по схеме g транзисторов триггеров задается ток, величина которого пропорциональна входному току. Транзистор 24 имеет одинаковые коэффициенты передачи тока к каждому из коллекторов, т. е, в базылевых по схеме транзисторов триггеров задаются равные токи.

В базы правых по схеме транзисто1 ов триггеров задаются разные токи: в базу транзистора 29 - меньший, в 5 базу транзистора 30 - больший. Транзистор 33 выключен, так как токи его эмиттеров отводятся в коллектор насы щенного транзистора 30. Любой из триггеров cxsNtti может переключиться в том случае, если в базу одного из его транзисторов задать больший ток, чем в базу другого. Поэтому, при уве личении входного тока до уровня, при котором в базу транзистора 27 будет задаваться больший ток, чем в базу транзистора 29, триггер переключится На шине 2 зафиксируется высокий уровень напряжения, т. е. на выходах преобразователя появится код 01. При дальнейшем увеличении входного тока наступит момент, когда, в базу транзистора 28 будет задаваться ток, больший, чем в базу транзистора 30. Триггер переключится, на шине 3 появится высокий уровень напряжения, транзистор 30 закроется. При этом транзистор 33 откроется, в базу тран зистора 29 будет задаваться cyNBviapный ток от транзисторов 25 и 33, бол щий, чем в базу транзистора 27, и второй триггер переключится в исходное (нулевое) состояние, на выходах преобразователя появится код 10. При дальнейшем увеличении входного сигнала до уровня, при котором в базы левых на схеме транзисторов будет задаваться ток, больший чем в базы правых, оба триггера включатся в единичные состояния, т. е. на выхо дах преобразователя появится код 11. При изменении входного тока от нулевого до максимального цифровой код на выходах устройства принимает значения 00, 01, 10, 11, т. е. предлагаемое Устройство работает как пре образователь уровней тока в двоичный код. Изобретение совмещает в себе функ ции преобразователя уровней тока в унитарный (единичный) код и преобразователя унитарного кода в двоичный. Преобразователь обеспечивает уменьшение занимаемой- площади в 2 -раза и снижение потребляемой мощности в 2,8 раза по сравнению сизвестными устройствами. Формула изобретения 1. Интегральный преобразователь уровней тока в двоичный код, содержащий два триггера с непосредственными связями, выполненные на первом втором, третьем и четвертом п-р-п транзисторах, эмитт- ры которых соединены с общей шиной, а коллекторы второго и четвертого п-р-п транзисторов соединены соответственно с первой и второй выходными шинами, первый одноэмиттерный и второй двухэмиттерный р-п-р транзисторы, эмиттеры которых соединены с шиной питания , базы - с общей шиной, а коллекторы - с базами соответственно второго и четвертого п-р-п транзисторов, а также входной двухколлекторный р-п-р транзистор, эмиттер которого соединен со входной шиной, база - с общей шиной, а коллекторы соединены с базами соответственно первого и Третьего п-р-п транзисторов, отличающийся тем, что, с целью уменьшения габаритов и снижения потребЛ5гемой мощности, в него введены третий и чет,вертый одноэмиттерные и пятый двухэмиттерный р-п-р транзисторы, базы которых соединены с общей шиной, эмиттеры третьего и четвертого р-п-р транзисторов соединены с шиной питания, а их коллекторы - с эмиттерами пятого р-п-р транзистора, коллектор которого соединен с базой второго п-р-п транзистора, а четвертый п-р-п транзистор выполнен двухколлекторным, второй коллектор которого соединен с коллекторами третьего и четвертого р-п-р транзисторов. 2. Преобразователь по п. 1, отличающийся тем, что коллекторные области третьего и четвертого р-п-р транзисторов совмещены с соответствующими эмиттерными областями пятого р-п-р транзистора, коллекторные области первого, второго, пятого и входного р-п-р транзисторов совмеены с соответствующими базовыми обастями п-р-п транзисторов, а эмитерные области п-р-п транзисторов и азовые области р-п-р транзисторов овмещены в общей полупроводниковой бласти-подложке. Источники информации, ринятые во внимание при экспертиз.в 1. Авторское свидетельство СССР №600729, кл. Н 03 К 13/20, 1976 (прототип).

13 V 13 7;r7Й rv /I 5

;У

гл п

f f f