Устройство для деления чисел безВОССТАНОВлЕНия OCTATKA Советский патент 1981 года по МПК G06F7/52 

Изобретение относится к вычислительной технике и может найти применение в арифметических устройствах. Известно устройство для деления двоичных чисел, содержащее регистр делителя, сумматор, регистр частного, блок анализа знаков, блоки передачи кодов, два элемента И, два элемента ИЛИ, блок выработки корректирующей единицы, соединенные таким об разом, что в зависимости от результата сравнения знаков делителя и сумматора передача делителя из сумматор осуществляется прямым или обрат ным кодом через блоки передачи кодов и вырабатывается очередйая цифра частного . Наиболее близким к предлагаемому является устройство деления чисел бе восстановления остатка, содержащее регистр делимого, регистр делителя, регистр частного, с-умматор, преобразователь прямого кода в дополнительный, блок анализа знаков, блок коррекции частного, элементы И, элементы ИЛИ, соединенные таким образом, что в зависимости от результата анализа знаков делимого и делителя пере дача делителя на сумматор осуществляется прямым или обратным кодом через преобразователь кодов и -вырабатывается очередная цифра частного Недостаток известных устройств дополнительные затраты оборудования на реализацию элементов И и элементов ИЛИ. Цель изобретения - упрощение устройства . Поставленная цель достигается тем, что в устройство для деления чисел без восстановления остатка, содержащее регистр делителя, выход которого подключен к первому входу преобразователя прямого кода в дополнительный, выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу регистра делимого, блок коррекции частного, первый вход которого соединен с выходом старшего разряда регистра делимого, а второй вход подключен к выходу старшего разряда регистра делителя и к первому входу блока анализа знаков, выход которого подключен ко входу младшего разряда регистра частного, выход блока коррекции частного соединен с выходом устройства и с вторым входом преобразователя прямого кода в дополнительный, третий вход которого подключен к выходу младшего разряда регистра частного, причем выход каждого разряда сумматора соединен со входом соответствующего раз ряд-а регистра делимого со сдвигом влево на один разряд, а выход старшего разряда сумматор подключен,ко второму входу .блока анализа знаков. На чертеже изображена схема предлагаемого устройства. Устройство содержит регистр 1 делителя, преобразователь 2 прямого кода в дополнительный, сумматор 3, регистр 4 делимого, блок 5 анализа знаков, блок б коррекции частного, регистр 7 частного, выход 8 устройства. Выход регистра 1 делителя подключен к первому входу преобразователя 2 прямого кода в дополнительный, выход которого подключен к первому входу сумматора 3, второй вход сумма тора 2 соединен с выходом регистра 4 делимого, вход которого подключен к. выходу сумматора 3 со сдвигом влево на один разряд. Выход старшего ра ряда регистра делителя соединен с первым входом блока 5 анализа знаков и с вторым входом блока б коррекции частного. Выход старшего разряда сум матора 3 подключен ко второму входу блока 5 анализа знаков, а выход стар шего разряда регистра 4 делимого к первому входу блока б коррекции частного. Выход блока 5 анализа знаков соединен со входом ушадшего разряда регистра 7 частного, выход кот рого подключен к третьему входу пре образователя 2 прямого кода в допол нительный, а выход блока б коррекции частного - со вторым входом пре образователя 2 кодов и с выходом 8 устройства. Устройство деления чисел без вос становления остатка работает следую щим образом. Перед началом вычисления делимое записывается в регистр 4 делимого, делитель - в регистр 1 делителя, состояние регистра 7 частного безразличное, блок б коррекции частного записывает в триггер, имеющийся в его составе, значение результата сравнения знаков делимого и делителя. Если знаки операндов в исходном состоянии -равны, то в первом цикле вычисления происходит вычитание дел теля из делимого, если знаки не рав ны, тов первом цикле вычисления пр исходит сложение делителя и делимог .на сумматоре 3. Для этого в первом цикле вычисления управленце работой преобразователя прямого кода в дополнительный осуществляется выходом блока б коррекции частного. Таким образом, на входы сумматор 3, п первом цикле вычисления поступа ет делимое в прямом коде, а делитель - в прямом или дополнительном коде. В конце первого цикла вычисления по результату анализа знаков делителя и полученной суммы блок 5 анализа знаков формирует значение первой цифры частного, являющейся знаком частного, которое записывается в младший разряд регистра 7 частного одновременно со сдвигом влево на один разряд. Если знаки делителя и полученной суммы равны,:то в младший разряд регистра 7 частного записывается единица, если знаки не равны - нуль. В это же время, в момент записи очередной цифрЫ частного, полученная на сумматоре 3 сумма записывается в регистр 4 делимого со сдвигом влево на один разряд,при этом в младший разрядрегистра 4 делимого записывается нуль. Во втором цикле значение продвинутой влево предьщущей суммы из регистра 4 делимого подается на вход сумматора 3 в прямом коде. Управление работой преобразователя прямого кода в дополнительный осуществляется уже не выходом блока 6 коррекции частного, а выходом младшего разряда регистра 7 частного, значение которого является результатом анализа знаков делителя и непредвинутой. суммы предыдущего цикла вычисления. Если значение цифры частного, полученной в предыдущем цикле, является единица, то делитель подается на сумматор. 3 в дополнительном коде, если цифра частного равна нулю, то на вход сумматора 3 делитель поступает в прямом коде. Получение очередной цифры частного происходит аналогично первому циклу. Таким образом, начиная со второго цикла в каждом цикле передачей на. сумматор 3 делителя управляет значение -цифры частного, полученной в предыдущем цикле. Пример. Делимое А 0,011, делитель В 0,111, дополнительный код делителя 1,001. e-ign А 0, В О, следовательно, в первом цикле на сумматоре из делимого А вычитается делитель В (А +J BlAon) I . Поскольку запись очередной цифры частного в регистр 7 частного проис,ходит в момент сдвига влево, то на этом регистре накапливается результат деления. Количество необходимых циклов определяется разрядностью операндов. Следует отметить, что при делении чисел возможно переполненное разрядной сетки устройства ./В этих , случаях истинным результатом операции деления является число, больше / единицы, или вообще ре,йультат нлг су- /

ществует. Поскольку устройства, оперирующие с числами с фиксированной запятой,не могут представлять числа, равные 1 или 1, то при делении таких чисел полученный результат будет неверным. Поэтому для выработки признака, указывающего на переполнение разрядки сетки устройства, выход

sign

001

0011« Формула изобретения . . Snтpoйcтвo для деления чисел без восстановления остатка, содержащее регистр делителя,выход которог о подключен к первому входу преобразовате ля прямого кода в дополнительный, -. выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу регистра делимого, блок коррекции частного, пер-; вый вход которого соединен с выходом старшего разряда регистра делимого, а второй вход подключен к выходу старшего разряда регистра делителя и к первому входу блока анализа знаков, выход которого подключен ко входу младшего разряда регистра частного, отлич.айщееся -тем, что, с целью упрощения устройст

блока 6 коррекции частного соединен с выходом 8 устройства.

Предлагаемое устройство делений чисел без восстановления остатка поз(Воляет сократить оборудование за счет исключения 2п элементов И и п + 1 элементов ИЛИ, где п - разрядность устройства.

0,011 ii22i

1,100 1,000

сдвиг влево

сдвиг влево

сдвиг влево ва, выход блока коррекции частного соединен с выходом устройства и с вторым входом преобразователя прямого кода в дополнительный, третий вход которого подключен к выходу младшего разряда регистра частного, причём выход каяодого разряда сумматора соединен со входом соответствующего разряда регистра делимого со сдвигом влево на один разряд, а выход старшего разряда сумматора подключен ко второму вход блока анализа .знаков. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 589611, кл. G 06 F 7/39, 1974. 2.Авторское свидетельство СССР №551642, кл. G 06 F 7/33, 1977 (про-., тотип).