Дифференцирующее устройство Советский патент 1981 года по МПК G06G7/186 

Изобретение относится к вычислительной технике. Известны дифференцирующие устрой ства, основанные на вычислении разности интегральных значений входного сигнала, взятых на соседних инте валах времени 11 и Г 2. Известно устройство,содержащее реверсивный счетчик и схему управле.ния режимом сложения-вычитания импуль сов входной последовательности ClJ Недостаток устройства - необходимость частотно-импульсной модуляции дифференцируемого сигнала и зависимость масштаба вычисляемой разности (производной) от интервала интегрирования. Наиболее близким к предлагаемому является дифференцирующее устройст во, содержащее аналого-цифровой преобрааователь, реверсивный цифро-аналоговый преобразователь, регистор, коммутационные злементы и блок синхронизации С2} . Однако в этом устройстве также существует зависимость масштаба вычисляемой производной от длительности интервалов интегрирования. Цель изобретения.- обеспечение независимости масштаба производной от времени усреднения. Поставленная цель достигается тем, что дифференцирующее устройство содержащее блок синхронизации, блок индикации и тлючи, содержит генератор импульсов стабильной частоты, элемент И, триггер, два инвертораповторителя, первый интегратор, компаратор, два О-триггера, дешифратор, источник опорного напряжения и второй интегратор с ключом сброса в цепи обратной связи, вход устройства через последовательно соединенные первый инвертор-повторитель и первый ключ связан с первым входом первого интегратора, источник опорного напряжения через последовательно соединенные второй ключ, второй интегратор, второй инвертор-повторитель и третий ключ связан с вторым входом первого интегратора, выход которого подключен к первому входу компаратора, второй .вход которого соединен с шиной нулевого потенциала, выход компаратора соединен с первым входом триггера и с О-входами D-триггеров, выходы / триггера и генератора импульсов стабйльной частоты соединены с соответствукнцими входами элемента И, выход которого подключен к первому входу блока индикации, выход триггера соединен с управляющими входг1ми третьего ключа и блока синхронизации, вьисод первого D-триггера с управляющим входом второго инвертора-повторителя и с первым входом дешифратора, выход второго D-триггера соединен со вторым входом дешифратора, выход которого подключен к второму входу блока индикации г первый выход блока синхронизации соединен с управляющим входом первого инвертора-повторителя, второй выход - с управляющими входами первого и второго ключей, третий с управлякицим входом блока индикации четвертый - с управляющим входом дешифратора, пятый - с управляющим входом второго D-триггера, шестой с управляющим входом первого D-триггера и с вторым входом триггера, седьмой - с управляющим входом ключа сброса второго интегратора. На фиг.1 представлена блок-схема предлагаемого устройства. Устройство содержит вход сигнала 1, первый инвертор-повторитель 2, ключи 3,4 и 5 , интегратор б с входными масштабными резисторами 7 и 8 и интегрирующим конденсатором 9, ком паратор 10, триггер 11, элемент И 12 генератор 13 импульсов стабильной . частоты, блок 14 индикации, интегратор 15 с входным масштабным резистором 16, интегрирующим конденсатором 1 и ключом 18 сброса, блок 19 синхронизации, источник 20 опорного напряжения, второй инвертор-повторитель 21,д«11Ифратор 22,0-триггеры 23 и 24. Устройство дифференцирует входной сигнал U(t) , усредняя его изменени в определенное время. Производная сигнала u(t) получается в соответствии с выражением u(t) « {|lj(t)dt-|U(t)(Atf,. где t, - ийтервалы времени интегрирования (фиг.2). Устройство работает следующим образом. В начальном состоянии выходные напряжения интеграторов б и 15 равны нулю, ключи 3,4 и 5 разомкнуты, ключ 18 замкнут. В начгше интегрирования блок 19 синхронизации замыкает ключи 3 и 5 и размокает: ключ 18. В течение первого интервала () интегратор 6 интегрирует неинвертированное вход ное напряжение. В момент ц сигналом с блока 19 инвертор-повторитель 2 переводится в инвертирующий режим, а D-триггер 23 - в состояние, соответствующее полярности выходного сиг нала компаратора 10. В течение второго интервала (Ц-) интегратор б интегрирует инвертированное входное напряжение. К моменту ti на интегра оре 6 накапливается напряжение, сответствующее изменяющейся части вхоного сигнала, одновременно в течеие времени Т t,- tpопорное напряжеие Uoинтегрируется интегратором 15. моментt/2 блок 19 подает импульс броса на вход блока 14 индикации, а на входы триггеров 11 и 24 - импульс начала цикла компенсации и размыкает ключи 3 и 5, на выходе 0-триггера 24 появляется уровень, соответствующий знаку выходного напряжения компаратора 10 и управляющий работой второго инвертора-повторителя 21, на выходе триггера 11 появляется разрешающий уровень 1, который замыкает ключ 4, импульсы генератора 13 через элементы И 12посту-пают в блок 14 индикации, на выходе дешифратора 22 вырабатывается сигнал, соответствующий знаку производной, и подается в блок 14., компенсация заряда интегратора 6 производится выходным напряжением интегратора 15 через инвертор-повторитель 21 до обнуления напряжения интегратора б. В конце интервала компенсации срабатывает компаратор 10 и переводит триггер 11 в начальное состояние, элемент И 12 закрывается, сигнал с выхода триггера 11 размыкает ключ 4, а также (через блок -19) замыкает ключ 18 .и возвращает интегратор 15 в начальное состояние. Время компенсации Tjj, измеряют, заполняязего импульсами постоянной частоты. Время компенсации Т. пропорционально среднему значению производной и (ч) ди независимо от длительности интервала интегрирования, поскольку компенсирующее напряжение, вырабатываемое интегратором 15, пропорционально интервалу интегрирования. Формула изобретения Дифференцирующее устройство, содержащее блок синхронизации, блок индикации и ключи, отличающееся тем, что, с целью обеспечения независимости масштаба производной от времени усреднения, устройство содержит генератор импульсов стабильной частоты, элемент И, триггер, два инвертора-повторителя,первый интегратор, компаратор, два D-триггера, дешифратор, источник опорного напряжения и второй интегратор с ключом сброса в цепи обратной связиJ вход устройства через последовательно соединенные первый инвертор-повторитель и первый ключ связан с первым входом первого интегратора, источник опорного напряжения через последовательно соединенные второй ключ, второй интегратор, второй инвертор-повторитель и третий ключ связан с вторым входом первого

интегратора, выход которого подключен к первому входу компарат рра, второй вход которого соединен с шиной нулевого потенциала, выход компаратора соединен с пбрвьт входом триггера и с О-входами О-триггеров, выхода триггера и генератора импульсов стабильной частоты соединены с соответСТВУКК4ИМИ входами эле1«юнта И, .выход которого подключен к первому входу блока индикации, выход триггера соединен с управляющими входами третьего ключа и блока синхронизации, выход первого В-триггера соединен с управляюв им входом второго инвертора-повторителя, и с первым входом дешифратора, выход второго D-триггера соединен с вто{вл4 входом дешифратора, выход которого подключен к второму входу блока индикации, первый выход блока синхронизации соединен с управляющим входом первого инвертораповторителя, второй выход - с управлякяцими входами первого и второго ключей, третий - с управляющим входом, блока индикаций, четвертый - с управляющим входом дешифратора, пятый с управляющим входом второго О-триггера, шестой - с- управляющим входом первого D-триггера и с вторым входом триггера, седьмой - с управл5пощим входом ключа сброса второго интегратора.

0

Источники информации, принятые во внимание при экспертизе

Г. Круг Е.К. и др. Цифровые регуляторы. Энергия, 1966, с.216-217.

5

2. Гальперин Л.Н., Машкинов Л.Б. и Невольниченко Б.И. Устройство для дифференцирования и интегрирования медленно изменяющихся электрических сигналов.- Приборы и техника экспе-римента, 1974, №1.,

Put.t