Многоканальный десятичный счетчик Советский патент 1981 года по МПК H03K23/00 

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в различных областях техники и промЕлшленности для раздельной регистрации входных воздействий любой физической природы, поступающих одновременно по нескольким параллельным каналам, например для раздельной регистрации количества производимой продукции различных типов и т.п.

Известен многоканальный десятичный счетчик, содержащий регистр, блок синхронизации, триггер, элементы задержки, лог% ческие элементы И, ИЛИ и НЕ, причем входные ьтны кгивдого канала подключены к первым входам группы элементов И соответственно , выходы которых подключены к первым входам группы элементов ИЛИ соответственно, блок синхронизации соединен первым выходом с первым входом первого элемента И, вторым выходом - с первым входом второго элемента И и третьим выходом -со вторыми входами группы элементов И, триггер подключен ех(иничным входом к выходу втррого элемента И, второй вход которого соединен с выходом первого элемента группы элементов ИЛИ ij.

Недостаток известного счетчика заключается в сложности его реализации.

Целью изобретения является упрощение устропства.

Указанная цель достигается тем, что в многоканальном десятичном счетчике, содержащем регистр, блок синхронизации, первый выход которого соединен с первым входом первого элемента И, второй выход - с первым входом второго элемента И, выход которого подключен к прямому входу триггера, а третий выход - с первыми входами N входных элементов И, второй вход i-ro из которых подключен к i-й (где i 1,..., N) входной шине, а выход - к nepBONV входу i-ro входного элемента ИЛИ, выход N-ro из которых соединен со вторым входом второго элемента И, а также N-1 входных элементов задержки, элементы И, ИЛИ и НЕ и элементы задержки, первый элемент ИЛИ,, третий элемент И, первый

элемент задержки, второй элемент

ИЛИ, второй элемент задержки, третий элемент ИЛИ и регистр соединены последовательно, прямой выход регистра подключен к первому входу первого

элемента ИЛИ, инверсный выход - к инверсному входу триггера, прямой выход триггера через третий элемент задержки соединен со вторым входом первого элемента ИЛИ, а инверсный выход - с другим входом третьего элемента И, выход которого подключен gSp BTopoMy входу первого элемента И шисод которого подключен ко -вторым входам второго и третьего элементов ИЛИ, при этом второй выход блока синзфонкэации элемент НЕ соединен с первым входом четвертого элемента И, втсфой вход которого подключен к выходу N-to входного элемента ИЛИ, а тлход - ко второму входу первого входного элемента ИЛИ, причем выход 1-го входного элемента ИЛИ через i-й выходной элемент задержки соединен со вторым входом (i+l)-ro входного элемента ИЛИ. На чертеже представлена структурная электрическая схема многоканального десятичного счетчика. Счетчик содержит регистр 1, блок 2 синхронизации, триггер 3, N входных элементов И 4, N входных элементов И 5, элементы И 6-9, элементы ИЛИ 10-12, элемент НЕ 13, элементы 14-16 задержки, N-1 входных элементов 17 задержки, входные шины 18. Инверсный выход регистра 1 подклю чен к инверсному входу триггера 3. Первый выход блока 2 синхронизации соед: нен с первым входом элемента И 6. Второй выход блока 2 синхронизаци соединен с первым вХодом элемента И 7 и входом элемента НЕ 13. Третий вы ход блока 2 синхронизации соединен с первыми входами входных элементов И 4,вторые входы которых подключены к входж1м шинам 18 соответствующего канала. Выходы входных элементов И 4 подключены соответственно к первым входам входных .элементов ИЛИ 5. Выход последнего входного элемента ИЛИ 5 соединен со вторым входом элемента И 7 и с первым входом элемента И 9, выход которого соединен со втсфйм входом первого входного элемента ИЛИ 5.Прямой выход регистра 1 соединен с первым входом элемента ИЛИ 10, вход которого соединен через элемент 14 з адержки с пря1«1М выходом триггера 3, подключенного инверсным выходом к первому входу элемента И 8 Выход элемента И 7 соединен с прямым входом триггера 3. Элемент И 8 соединен вторым входом С выходом элемен та ИЛИ 10И выходом - со втордм входом элемента И 6 и элемента 15 задержки, выход которого пс цключе к первому входу элемента ИЛИ 11. Эле мент ИЛИ 12 соединен первым входом через элемент 16 задержки с выходом элемента ИЛИ 11, второй вход которо,го. соединен со вторым входом элемента ИЛИ 12 и выходом элемента И 6. Шход элемента ИЛИ 12 соединен с вхо .дом регистра 1. Выход элемента НБ 13 соединен со вторым входом элемента И 9. Выход i-ro входного элемента ИЛИ 5 соединен через i-й входной элемент 17 задержки со вторым входом . 1 + 1)-го входного элемента ИЛИ 5. Многоканальный десятичный счетчик работает следующим образом. В исходном состоянии регистр 1 в исходном состоянии, а триггер 3 устанавливается в нулевое состояние единичным сигналом инверсного выхода регистра 1. Блок 2 синхронизации вырабатывает по первому выходу импульсы коррекции с частотой f- : -(1) где f - частота тактовых сигналов, по второму выходу - синхронизирующие импульсы с частотой где п - определяются максимальным числом Ю регистрируемых импульсов по одному каналу, и по третьему выхойу - импульсы опроса с частотой . РГТ. (3) где N - количество входных кангшов. Регистр 1 выполняет функцию задержки импульсных сигналов на время Г (4) Последовательное соединение регистра 1 с элементами 10, 8, 15, .11, 16 и 12 образует последовательный регистр на 4nN двоичных разрядов, из которых два разряда образуют элементы 15 и. 16 задержки, а 4nN-2 разрядов содержатся в регистре 1. Таким образом, в регистре 1 совместно с элементами 10, 8, 15, 11, 16 и 12 могут храниться динамическим способом N двоично-десятичных кодов по 4п двоичных разрядов в каждом. В исходном состоянии элемент И 8 открыт по первому входу единичным сигналом инверсного выхода триггера 3, а на втором входе элеме1 та ИЛИ 10 через элемент 14 задержки действует нулевой сигнал прямого выхода триггера 3. Цепь циркуляции последовательных двоично-десятичных кодов с прямого выхода регистра 1 через элементы 10, 8, 15, 11, 16 и 12 на его вход замкнута. Элемент И 6 закрыт по второму входу нулевыми сигналаминачального кода регистра 1. Исходное состояние мнргокангшьного десятичного счетчика сохраняется до поступления по входным шинам 18 последовательностей импульсов. Предположим, что в момент действия импульса опроса, поступающего с третьего выхода блока 2 синХронизации на вторые входы всех элементов И 4, на все входные шины 18 поступают счетные импульсы. В этом случае сработают все входные элементы И 4, с выхода которых импульсные сигналы поступают на первые входы входных .элементов ИЛИ 5. Счетннй импульс первого канала с выхода N-oro входного элемента ИЛИ 5 поступает на вт рой вход элемента И 7 и первый вход элемента И 9, В это время на втором выходе блока 2 синхрониэации действу ет синхронизирующий импульс, которы поступает на первый вход элемента И |7, открывая его., и через элемент НЕ 13 закрывает по второму входу элемент И 9. Таким образом, счетный импульс первого канала проходит на выход эле мента И 7, устанавливая триггер 3 в единичное состояние, а на выход эле мента И 9 не поступает. Триггер 3 в единичном состоянии закрывает элемент И 8 по первому вхо ду и обеспечивает фор лирование единичного сигнала на втором входе элемента ИЛИ 10 спустя время задержки элементом 14, равное длительности им пульса. Триггер 3 возвращает в нулевое состояние единичный сигнал инверсного выхода регистра 1 в момент считывания младшего разряда первой тетрады двоично-десятичного кода первого канала. Возврат триггера 3 в нулевое состояние приводит к формированию на йыходе элемента И 8 импульсного сигнала, так как элемент И 8 открывается по первому входу единичным сигналом инверсного выхода триггера 3, а на втором входе элемента И 8 на время длительности импульса поддерживается элементом .14 задержки через элемент ИЛИ 10 единичный сигнал прямого выхода триггера 3 его предыдущего состояния. Импульсный сигнал с выхода элемен та И 8 через элементы 15, 11, 16 и 12 записывается в регистр 1 в младшем разряде первой тетрады двоичнодесятичного кода первого канала. На выход элемента И б выходной сигнал элемента И 8 не проходит, так как отсутствует совпадение с импульсов коррекции первого выхода блока 2 синхронизации, который совпадает по времени с четвертыми разрядами тетрад. , После возврата триггера 3 в нулевое состояние нулевое содержимое второго .и последунхцих разрядов первой тетрады и всех старших тетрад двоично-десятичного кода первого канала сохраняется и переписывается бе изменения с прямого выхода регистра 1 на его вход. В это время счетные импульсы второго и всех последующих каналов циркулируют в регистре, образованном последовательным соединением входных элементов 17 задержки на один период тактовой частоты и входных элемен (грв ИЛИ 5. Цепь циркуляции этого Р9 гистра замыкается через элемент И 9, который открыт по второму входу элементом НЕ 13 в виду отсутствия синхронизирующих импульсов на втором выходе блока 2 синхронизации до момента считывания с В1лхода регистра 1 младшего разряда первой тетрады двоично-десятичного кода второго канала. Параметры многокангшьного десятичного счетчика выбираются так, чтобы выполнялось соотнесение N 4п,(5) где N - количество входных каналов; п - количество тетрад двоичнодесятичного кода одного канала. в этом случае задержка импульсного сигнала цепи циркуляции регистра, образованного последовательным соединением входных элементов 17 задержки, входных элементов ИЛИ 5 и элемента И 9 равна (Г -. Ч- f что обеспечивает совпадение на входах элементов И 7,счетного импульса второго канала соследующим синхронизирующим импульсом, действующим на втором выходе блока 2 синхронизации с частотой f/4n, к моменту считывания с выходе регистра 1 младшего разряда первой тетрады двоичнодесятичного кода второго канала. Таким образом, триггер 3 устанавливается в единичное состояние счетным сигналом второго канала к моменту считывания с выхода регистра 1 мпяттптртп разряда первой тетрады двоично-десятичного кода второго канала. Счетный импульс второго канала после установки триггера 3 в единичное состояние стирается в цепи циркуляции регистра, образованного входными элементами 17 задержки и входными элементами ИЛИ 5 с помощью элемента И 9, который закрывается по второму входу через элемент НЕ 13 синхронизирующим импульсом второго выхода блока 2 синхронизации. Суммирование счетного импульса второгоканала с двоично-десятичным кодом второго канала регистра 1 выполняется таким образом, как сумьлирование счетного импульса первого канал а, путем формирования на выходе элемента И 8 импульсного сигнала после установки триггера 3 в нулевое состояние, в которое его возвращает первый, начиная с младшего разряда, единичный сигнал инверсного выхода регистра 1. Причем, при единичном состоянии триггера 3 элемент И 8 закрыт, что обеспечивает стирание всех е;диниц до первого нулевого разряда исходного двоично-десятичного кода регистра 1, Причем, при единичном состоянии триггера 3 элемент И 8 закрыт, что обеспечивает стирание всех

единиц до первого нулевого разряда исходного двоично-десятичного кода регистра 1« Например, если в тетраде двоично-десятичного кода регистра 1 записан код 0011 (три), то первый нулевой код, начиная с младшего рдэряда, содержится в третьем разряде, 3 котором происходит переключение триггера 3 из единичного состояния в нулевое и формирование импульса единичного кода. Единичные коды в первом и втором разрядах кода ООН стираются, так как при еуциничнс состоянии триггера 3 элемент И 8 закрыт по первому входу Следовательно, в рассматриваемом примере исходный код ООН (три) после установки триггера 3 в единичное состояние в первом разряде и возврата триггера 3 .в нулевое состояние в третьем разряде изменяется на код 0100 (четыре).

Суммирование счетных импульсов остальных каналов с соответствукндими двоично-десятичными кодами регистра 1 выполняется аналогичным образом.

К моменту времени действия следующего импульса опроса на третьем выходе блока 2 синхронизации всё N двоично-десятичных кодов в регистре 1 увеличиваются на единицу в младшей тетраде, а регистр, образованный последовательным соединением входных элементов 17 задержки, входных элементов ИЛИ 5 и элемента И 9, очищен от сч-етнык импульсов предыдущего опроса входных шин 18,

В дальнейшем многоканальный десятичный счетчик работает аналогичным образом до тех пор, пока в младшей тетраде двоично-десятичного кода, например первого канала, сформируется код 0111 (семь), а на входную шину 18 первого канала поступит восьмой счетный импульс.

в этом случае восьмой счетный импульс по импульсу опроса с третьег выхода блока 2 синхронизации поступа. ет через элементы-И 4, ИЛИ .5 первого канала и элемент И 7 на единичный вход триггера 3, устанавливая его в единичное состояние к моменту считывания с выхода регистра 1 в младшей тетраде двоично-десятичного кода 0111 (семь) первого канала.

Триггер 3 в единичном состоянии закрывает сигналом инверсного выхода элемент ИВ, разрывая этим цепь циркуляции с выхода регистра 1, В первые разряда младшей-тетрады первого канала записывается нулевой код. Единичный сигнал инаерсноЗго выхода регистра 1 возвйаща т триггер 3 в четвертом разряде в нулевое сос:11ояние. Возврат триггера 3, как быпс ранее описано, приводит к формировав нию в четвертом разряде на выксще элемента И в импульсного сигнала,ко торый, поступая на второй вход.элемента И б, приводит к его срабатыванию по совпадению с импульсом коррекции первого выхода блока 2 синхронизации.

Импульсный сигнал с выхода элемента и б через элемент ИЛИ 12 записывает единичный код во втором разряде а через: элемент ИЛИ 11 спустявремя задержки элементом 16 записывает единичный код в третьем разряде младшей тетрады двоично-десятичного кода первого канала регистра 1. Импульсный сигнал с выхода элемента И 8 через элемент 15 задержки, элемент ИЛИ

11,элемент 16 задержки и элемент ИЛИ 12 записывает в четвертом разряде младааей тетрады единичный код. Таким образом, в младшей тетраде двоично-десятичного кода первого канала происходит переход с кода 0111 (семь) на код 1110 (восемь).

Суммирование десятичного счетного импульса с кодом 1110 (восемь) младшей тетрады выполняется аналогичным образом, а в младшую тетраду двоично-десятичного кода первого канала регистра 1,записывается код 1111 (девять).

Десятый счетный импульс первого канала через элементы И 4, ИЛИ 5 первого канала и элемент И 7 посту пает на единичный вход триггера 3 и переводит его в единичное состояние к моменту считывания в млалшей тетраде кода 1111 (девять), В этом случае триггер 3 находится в единичном состоянии, поддерживая инверсным выходом элемент И 8 в закрытом состоянии , во время считывания с выхода регистра 1 всех четырех разрядов младшей тетрады, так как. на инверсном выходе регистра 1 действует нулевой сигнал.

Таким образом, к моменту считывания младшего разряда второй тетрады регистра 1 триггер 3 сохраняет ауциничное состояние, обеспечивгш этим переход счета из младшей тетрады в старшую, а во все четыре разряда первой тетрады регистра 1 двоичнодесятичного кода первого сигнала канала записывается нулевой код 0000.

Счет во второй тетраде осуществляется аналогично счету в первой тетраде. Переход счета из вторбй тетрада в третью выполняется аналогично переходу счета из первой тетрады во вторую.

Вычисления по всем остальным каналам производятся аналогично счету в двоично-десятичном коде первого канала,

результат многоканального счета фиксируется в регистре 1, цепь цир{суляцин кодов в котором замыкается через элементы 10, 8, 15, 11, 16 и .

12,в виде N двоично-десятичш1х кодов по п тетрад в каждом.