Десятичный вычитающий счетчик Советский патент 1981 года по МПК H03K27/00 

54) ДЕСЯТИЧНЫЙ ВЫЧИТЛ1ЭЩИП СЧЕТЧИК

1

Изобретение относится к автоматике и вычислительной технике, предназначено для вычитания из десятичного числа последовательности импульсов и может быть использовано для построения автоматических и вычислительных устройств и устройств измерения остаточного запаса в процессе расхода однотипной продукции любой физической природы.

Известен десятичный вычитающий счетчик, содержащий регистр, полусумматор, блок коррекции, два блока обратного кода, блок синхрониза.ции, блокзнака, логические элементы ИЛИ, И и элементы задержки 111.

Недостатком этого десятичного вычитающего счетчика является относительная сложность его реализации.

Известен также десятичный вычитающий счетчик, содержащий блок синхронизациц,. регистр сдвига, первый, второй и третий элементы И, элемент И-НЕ, первый, второй и третий элементы задержки и элемент ИЛИ, первый вход и выход которого соединены соответственно с выходом первого элемента И и входом первого элемента задержки, выход которого соединен с пepвы л входом второго элемента И,

выход и второй вход которого соединены соответственно с входом второго элемента задержки и выходом элемента И-НЕ, первый вход и выход которого соединены соответственно с выходом блока синхронизации и первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом второго эле0мента задержки и входом регистра, выход которого соединен с первым входом первого элемента И 1.21.

Недостатком этого десятичного вычитающего счетчика является его от5носительная сложность, что связано с необходимостью использования двоичного вычитателя.

Цель изобретения - упрощение десятичного вычитающего счетчика.

0

Поставленная цель достигается тем, что в десятичный вычитающий счетчик, содержащий блок синхронизации, регистр сдвига, первый, второй и третий элементы И, элемент И-НЕ, пер5вый, второй и третий элементы задержки и элемент ИЛИ, первый вход и выход которого соединены соответственно с выходом первого элемента И и входом первого элемента задержки, выход

0 которого соединен с первым входом

второго элемента И, выход и второй вход которого соединены соответственно с входом второго элемента задержки и выходом элемента И-НЕ, первый вход и выход которого соединены соответственно с выходом блока синхронизации и первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом второго элемента задержки и входом регистра, вьаход которого соединен с-первым входом первого элемента И, введен RS-триггер, вход сброса которого соединен с первым . входом первого элемента И, второй вход которого соединен с выходом третьего элемента задержки, вход которого соединен с инверсным выходом RS-триггера, прямой выход которого соединен с вторым входом элемента ИЛИ и вторым входом элемента И-НЕ, а вход установки RS-триггера соединен с входной шиной десятичного вычитающего счетчика.

На чертеже показана структурная схема десятичного вычитающего счетчика. .

Десятичный вычитающий счетчик содержит блок 1 синхронизации, регистр 2-сдвига, RS-триггер 3, первый 4, второй 5 и третий б элементы И, элемент И-НЕ 7, первый 8, второй 9 и третий 10 элементы задержки и элемент ИЛИ 11, первый вход и выход которого соединены соответственно с выходом первого элемента И 4 и входом первого элемента 8 задержки, выход которого соединен с первым входом второго элемента И 5, выход и . второй вход которого соединены соответственно с входом второго элемента 9 задержки и выходом элемента И-НЕ 7:, первый вход и выход которого соединены соответственно с выходом блока 1 синхронизации и первым входам третьего элемента И б, второй вход и выход которого соединены соответственно с выходом второго элемента 9 задержки и входом регистра 2, выход которого соединен с передам входс 1 -первого элемента И 4, входа сброса RS-триггера 3 соединен с первым входом первого элемента И 4/ второй вход которого соединен с В1|ходом третьего элемента 10 задержки, вход которого соединен с инвфрсным В1ЛХОДОМ RS-триггера 3, пряРЮй выход которого соединен с вторым входом элемента ИЛИ 11 и вторым входом элемента и-НЕ 7, а вход установки RS-триггера 3 соединен с входной шиной 12 десятичного вычитаюBiero счетчика.

Десятичный вьлчитающий счетчик работает следующим образом.

Блок 1 синхронизации вырабатывает тактовые импульсы с частотой f, которые используются в качестве сдвиговых импульсов в кольцевом регистре, образованном соединением выхода регистра 2 сдвига с его входом через последовательно соединенные элементы И 4, ИЛИ 11, элемент 8 задержки, элемент И 5, элемент 9 задержки и элемент И 6.

В кольцевом регистре формируется m тетрад двоично-десятичного ко-. да.

Блок 1 синхронизации вырабатывает серию синхронизирующих импульсов

коррекции, поступающих на первый вход элемента И-НЕ 7.В исходном состоянии RS-триггер 3 находится в ,;

нулевом логическом состоянии. Элемент И 4 открыт по второму входу

единичным логическим сигнаЛом, поступающим через элемент 10 задержки с инверсного выхода триггера 3. не вторых входах элементов И-НЕ 7 и ИЛИ 11 действует нулевой логический сигнал с единичного выхода RS-триггера 3.

На выходе элемента И-НЕ 7 действует- единичный сигнал, который под. держивает элементы И 5 и И 6 по вторым входам в открытом состоянии.

Таким образом, в исходном состоянии выход регистра 2 подключен к его входу через последовательно соединенные элементы 4, 11, 8, 5, 9 и 6. Цепь циркуляции кодов в кольцевом регистре замкнута, что позволяет записывать в него последовательный 4т-разрядный двоично-десятичный код (8-4-2-1) начальной установки счётчика.

После записи двоично-десятичного кода начальной установки счетчик готов к работе.

Первый исходный импульс счетчика, поступая по входной шине 12,

установит RS-триггер 3 в единичное логическое состояние.

Установка RS-триггера 3 в единичное логическое состояние к моменту

5 считывания младшего разряда кода с выхода регистра 2 приводив к разрыву цепи циркуляции кодов в кольцевом ре.гистре с помощью элемента И 4, который закрывается нулевым логическим сигналом, поступакяцим через элемент 10 задержки с инверсного выхода RS-триггера 3.

Единичный сигнал с единичного выхода RS-триггера 3 через элемент ИЛИ 11 поддерживает на входе элемента задержки 8 единичный логический сигнал, которой обеспечивает в процессе сдвига информации запись единичных кодов в младшие разряды регистра 2, образованного последовательным соединением эл.ементов 4, 11, 8, 5, 9, 6 « регистра 2 сдвига. В это время элемент И-НЕ 7 закрыт rio первому входу и на его выходе действует 5 единичный логический сигнал до поступлекия импульса коррекции с выхоа блока 1 синхронизации.

RS-триггер 3 находится в единичном логическом состоянии до первой единицы в младшей тетраде двоичноесятичного кода начальной установки счетчика, который сдвигается в это время с выхода регистра 2 сдвига, начиная с первого разряда.

Если, например, в младшей тетрае регистра 2 сдвига записан наальный код 1000 (восемь),то RS-триг. гер 3 сохранит единичное логическое состояние до четвертого разряда тетрады и на вход регистра 2 сдвига в трех младших разрядах тетрады записываются единичные коды с выхода элемента ИЛИ 11 через последовательно соединенные элементы 8, 5, 9 и 6.

Первый единичный логический сигнал с выхода регистра 2 сдвига возвраает RS-триггер в нулевое состояние, в котором на вторых входах элементов И-НЕ .7 и ИЛИ 11 устанавливается нулевой логический сигнал единичного выхода RS-триггера 3.

Первый единичный код в младшей тетраде стирается, так как элемент И 4 остается закрытым по второму входу, из-за задержки нулевого логического сигнала предыдущего состояния RS-триггера 3 элементом 10 задержки.

После возвращения RS-триггера 3 в нулевое логическое состояние и стирания первого единичного кода для рассматриваемого примера в младшей тетраде установится вместо кода 1000 (восемь) код 0111 (семь), а остальные тетрады начального двоичнодесятичного кода перепишутся без изменения с выхода регистра 2 сдвига на его вход через последовательно соединенные элементы 4, 11, 8, 5, 9 и 6

Десятичный вычитающий счетчик возвращается в исходное состояние, но начальный двоично-десятичный код уменьшается на единицу. Дальнейшие

вычисления в младшей тетраде выполняются аналогично.

Формула изобретения

Десятичный вычитающий счетчик, содержащий блок синхронизации, регистр сдвига, первый, второй и третий элементы И, элемент И-НЕ, первый, второй и третий элементы

0 задержки и элемент ИЛИ, первый вход и выход которого соединены соответственно с выходом первого элемента И и входом первого элемента задержки, ВЫХОД которого соединен с пер5вым входом второго элемента И, выход и второй вход которого соединены соответственно с входом второго элемента задержки и выходом элемента И-НЕ, первый вход и выход которого

0 соединены соответственно с выходом блока синхронизации и первыгл входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом второго элемента задержки и входом регистра, выход

5 которого соединен с первым входом первого элемента И, отличающийся тем, что, с целью упрощения, в него введен RS-триггер, вход сброса которого соединен с пер0вым входом первого элемента И, второй вход которого соединен с выходом третьего элемента задержки, вход которого соединен с инверсным выходом RS-триггера, прямой выход кото5рого соединен с вторым входом элемента ИЛИ и вторым входом элемента И-НЕ, а вход установки RS-триггера соединен с входной шиной десятичного вычитающего счетчика.

0

Источники информации, принятые во внимание при экспертизе

5

кл. Н 03 К 27/00, 24.04.78 (прототип).