Запоминающее устройство на сдвиго-ВыХ РЕгиСТРАХ Советский патент 1981 года по МПК G11C19/00 

Описание патента на изобретение SU841052A1

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА СДВИГОВЫХ

РЕГИСТРАХ

Похожие патенты SU841052A1

название год авторы номер документа
Устройство для контроля цифровых объектов 1988
  • Носков Валерий Игнатьевич
  • Камшилин Владимир Васильевич
  • Котов Виталий Семенович
  • Романкевич Алексей Михайлович
  • Гроль Владимир Васильевич
  • Недосеков Евгений Викторович
SU1691841A1
Многоканальный генератор кодовых последовательностей 1981
  • Васильев Владимир Николаевич
  • Фиштейн Михаил Давыдович
SU974559A1
Устройство для контроля блоков памяти 1981
  • Флейш Лейба Семенович
  • Бутаков Геннадий Михайлович
SU951408A1
Постоянное запоминающее устройство 1979
  • Шилинговский Виктор Иванович
SU824312A1
Запоминающее устройство 1983
  • Буч Юрий Иосифович
  • Бурнин Сергей Анатольевич
SU1116458A1
Устройство для задания тестов 1983
  • Самойлов Алексей Лаврентьевич
SU1141379A2
Устройство для непрерывного экспресс-анализа потоков случайных чисел 1983
  • Кузьмич Анатолий Иванович
  • Костюк Сергей Федорович
  • Якубенко Александр Георгиевич
  • Еловских Леонид Иванович
SU1101839A1
Центральный процессор 1979
  • Супрун Василий Петрович
  • Нестеренко Юрий Григорьевич
  • Новиков Николай Иванович
SU960830A1
Процессор быстрого преобразования Фурье 1983
  • Карасев Владимир Петрович
  • Перьков Павел Павлович
  • Шаньгин Владимир Алексеевич
SU1119027A1
Запоминающее устройство на сдвиговых регистрах 1979
  • Платонов Петр Ильич
  • Грама Владимир Сергеевич
  • Филимонов Анатолий Алексеевич
  • Борщев Валерий Константинович
SU860139A1

Иллюстрации к изобретению SU 841 052 A1

Реферат патента 1981 года Запоминающее устройство на сдвиго-ВыХ РЕгиСТРАХ

Формула изобретения SU 841 052 A1

1

Изобретение относится к вычислительной технике и может быть использовано для построения устройств хранения дискретной информации.

Известно запоминающее устройство, которое содержит генератор импульсов, выход которого соединен с тактовыми входами запоминающих ячеек кольцевых сдвиговых регистров и с входами счетчика, блоки записи-считывания, соединенные с разрядными шинами, адресные шины, элементы И по количеству запоминающих ячеек сдвиговых регистров, дешифратор и сумматор, входы которого подключены к выходам счетчика и адресным шинам, а выходы - к входам дешифратора, выходы которого соединены с управляющими входами соответствующих элементов И, входы которых подключены к запоминающим ячейкам сдвиговых резисторов а выходы - к соответствующим блокам записи-считывания.

В этом устройстве исполнительный адрес формируется в сумматоре путем сложения текущего значения счетчика с поступившим в устройство кодом адреса 1.

Однако такие запоминающие устройства имеют большой объем оборудования, в частности запоминающих ячеек, элементов И, количество которых определяется количеством запоминающих ячеек.

Наиболее близким по технической сущностл, к .предлагаемому является запоминающее устройство, содержащее генератор импульсов, выход которого соединен со счетным входом счетчика и с тактовым входом кольцевого сдвигового регистра, регистр адреса, выход которого подключен к первому входу блока сравнения, ко второму входу которого подключен выход счетчика, а выход блока сравнения подключен к первым входам элементов И, вторые входы которых соединены е соответствующими выходами кольцевого сдвигового регистра 2.

Недостаток устройства состоит в низ5 ком быстродействии и малой, надежности.

Цель изобретения - повышение надежности и быстродействия устройства.

Поставленная цель достигается тем, что запоминающее устройство на сдвиговых регистрах, содержащее генератор импульсов,

0 выход которого соединен со счетным входом счетчика и с тактовым входом кольцевого сдвигового регистра, регистр адреса, первый выход которого соединен с первым входом блока сравнения, второй вход которого подключен к выходу счетчика, группы элементов И, включает дешифратор адреса и элементы ИЛИ, при этом каждый выход дешифратора адреса соединен с первыми входами элементов И соответствующей группы, вторые входы элементов И всех групп соединены с выходом блока сравнения, а третьи входы - с соответствующими выходами кольцевого сдвигового регистра, вход дешифратора адреса подключен ко второму выходу регистра адреса, а входы элементов ИЛИ соединены с выходами одноименных элементов И каждой группы. На фиг. I изображена блок-схема предлагаемого запоминающего устройства; на фиг. 2 - сжатая последовательность чисел (слов) в кольцевом сдвиговом регистре; на фиг. 3 - схема кольцевого сдвигового регистра. Устройствр содержит генератор 1 импульсов, кольцевой сдвиговый регистр 2, счетчик 3, блок 4 сравнения, регистр 5 адреса, дешифратор 6 адреса, группы 7 элементов И 8, элементы ИЛИ 9 и шину 10 начальной установки. Выход генератора 1 импульсов подключен к тактовому входу кольцевого сдвигового регистра 2 и к счетному входу счетчика 3, выход счетчика 3 соединен со вторым входом блока 4 сравнения, первый его вход. - с первым выходом регистра 5 адреса, второй выход которого подключен к дешифратору 6 адреса, выходы дешифратора адреса 6подключены к первым входам элементов И 8 соответствующей группы 7, вторые входы всех элементов И 8 соединены между собой и с выходом блока сравнения 4, третьи входы элементов И 8 каждой группы 7 соединены с соответствующими выходами кольцевого сдвигового регистра 2, выходы одноименных элементов И 8 каждой группы 7объединены с помощью элементов ИЛИ 9, щина 10 начальной установки подключена к соответствующим входам счетчика 3 и кольцевого сдвигового регистра 2. Запоминающее устройство работает слецющим образом. Когда нет обращения к запоминающему устройству, вся хранимая информация потактно сдвигается в кольцевом сдвиговом регистре 2. Скорость перемещения зависит от частоты генератора 1 импульсов. При этом слова (числа) в кольцевом сдвиговом регистре 2 хранятся в сжатом виде. Например, все трехразрядные числа 111, ПО, 101, 100, 011, 010, 001, кроме нулевого, могут быть упакованы в одну сжатую строго периодическую последовательность (фиг. 2) с периодом 1 2- 1 2- 1 7, где п - разрядность исходных чисел. Исходные числа упаковываются в сжатую последовательность вручную, если чисел не очень много или с помощью ЭВМ. В случае хранения чисел в сжатом виде в качестве адреса числа используется его номер в последовательности. Нумерация чисел в последовательности показана в скобках и ведется справа налево ,(фиг. 2). Для увеличения быстродействия запоминающего устройства кольцевой сдвиговый регистр 2 разбивается на /С частей (групп) так, чтобы в каждой части (группе) количество запоминающих элементов (триггеров) т было бы т п. Считывание информации производится с п-разрядов в каждой части, поэтому адрес числа состоит из двух частей. Так как количество запоминающих элементов гп в кольцевом сдвигрвом регистре 2 равно 7, а разрядность п исходных чисел равна. 3, то он разбит на две (К 2) части m . Считывание информации производится с трех первых и трех последних запоминающих элементов. Из фиг. 3 видно, что за три такта сдвига можно обратиться к любому слову в последовательности, т.е. быстродействие увеличивается в два раза по сравнению с тем, если бы считывание производилось только с одной части сдвигового регистра. Однако перед началом каждого обращения к запоминающему устройству кольцевой сдвиговый регистр 2 должен находиться в исходном состоянии, т.е. первое по номеру число в последовательности должно располагаться в старших разрядах кольцевого сдвигового регистра 2 в ячейках D ;, D D i, иначе будет неоднозначность в адресации. Р обращении к запоминающему устрой У ° адреса записывается в регистр 5 адреса. Одновременно с занесением кода адреса на регистр 5 адреса по сигналу начальной установки, снимаемого с шины 10, гасится счетчик 3, а кольцевой сдвиговый регистр 2 устанавливается в исходное состояние, т.е. сжатая последовательность размещается в кольцевом сдвиговом регистре 2 так, чтобы число с первым номером в последовательности располагалось в старшлх разрядах регистра, начиная с первого разряда (счет разрядов ведется слева направо). Старщие разряды адреса из регистра 5 адреса поступают на дешифратор 6 адреса, а остальные (младшие) разряды - на блок 4 сравнения. При совпадении содержимого счетчика 2 с заданным значением младших разрядов адреса на выходе блока 4 сравнения появляется единичный сигнал, который поступает на первый входы всех элементов и 8. После расщифровки старщих разрядов кода адреса на одном из выходов дещифратора б адреса формируется также единичный сигнал, который с выхода дешифратора 6 адреса следует на первые входы элементов И 8 соответствующей группы 7. По этому сигналу искомое число из кольцевого сдвигового регистра 2 через элементы И 8 и ИЛИ 9 выдается на выход устройства. Таким образом, быстродействие такого запоминающего устройства возрастает и повышается его надежность за счет сокращения количества элементов памяти. Формула изобретения Запоминающее устройство на сдвиговых регистрах, содержащее генератор импульсов, выход которого соединен со счетным входом счетчика и с тактовым входом кольцевого сдвигового регистра, регистр адреса, первый выход которого соединен с первым входом блока сравнения, второй вход которого подключен к выходу счетчика, группы элементов И, отличающееся тем, что, с целью повыщения надежности и быстродействия устройства, оно содержит дешифраитор адреса и элементы ИЛИ, при этом каждый выход дещифратора адреса соединен с первыми входами элементов И соответствующей группы, вторые входы элементов И всех групп соединены с выходом блока сравнения, а третьи входы - с соответствующими выходами кольцевого сдвигового регистра, вход дещифратора адреса подключен ко второму выходу регистра адреса, а входы элементов ИЛИ соединены с выходами одноименных элементов И каждой группы. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 519761, кл. G 11 С 19/00, 1976. 2.Авторское свидетельство СССР по заявке № 2829212/18-24, кл. G 11 С 17/00, 15.10.79 (прототип).

3(1) 5(4}

Г1Г/

о / 11 о 1 0.0 / ...

4(б/

ft fit

шдное Q 1 J / 1 О 1 О / состояние V-:-Ly ;/

1такт О О 1 / 1

1 О О / i f 1 О

Етакт

Ж так/я О 1 11/

/ V

/

Фи2.5

SU 841 052 A1

Авторы

Платонов Петр Ильич

Скорубский Владимир Иванович

Грама Владимир Сергеевич

Виноградов Юрий Иннокентьевич

Даты

1981-06-23Публикация

1979-10-30Подача