Аналого-цифровой интегратор Советский патент 1981 года по МПК G06J1/00 G06G7/186 

1

Изобретение относится к аналогоцифровой вычислительной технике.

По основному авт. св. № 578645 известен аналого-цифровой интегрирукадай усилитель, перклй вход которого подключен к источнику входного сигнала, второй вход подключен к выходу цифроанапогового преобразователя, а выход соединен со входом аналого-цифрового преобразователя, выход которого соединен с входом цифроаналогового преобразователя и блоком суммирования кодов приращения интеграла, выход которого явля-ется выходом аналого-цифрового . интеграторЁ1 Til.

основным недостатком указанного стр Ьйства является влияние помехи, ейс вунзйей на входной сигнал, на точность интегрирования, Коэффициент подавления периодической помехи зависит от длительности шага интегриования. При выборе фиксированной лительности шага интегрирования, равной номинальному значению периода сет,евЬй помехи 20 мс, коэффициент подавления помехи ограничивается на уровне 30 дБ при изменении частоты помехи на ±1 Гц.

Цель изобретения - повышение точности интегрирования медленноизменяющихся сигналов при действии периодической помехи. .

Поставленная цель достигается тем, что в аналого-цифровой интегратор введены формирователь временных интервалов шага интегриров ния и ключ, включенный между входом аналого-циф0рового интегратора и третьим входом интегрирующего усилителя, управляющий вход ключа соединен с первым выходом формирователя временных интервалов шага интегрирования, второй

5 выход которого подключен к стробирующим входс1М аналого-цифрового и цифроаналогового Преобразователей и блока . суммирования кода прирап1ения.

На чертеже представлена структур0ная схема аналого-цифрового интегратора. . .

Аналого-цифровой интегратор содержит ключ 1, интегрирующий усилитель

2,цифроаналоговый преобразователь

5

3,формирователь 4 временных интервалов шага интегрирования, аналогоцифровой преобразователь 5 и блрк 6 суммирования кодов приращения.

Аналого-цифровой интегратор рабо0тает следующим образом.

Вхолной сигнал поступает на первый вход интегрирующего усилителя 2 и на вход ключа 1. Процесс интегрирования рассмотрим из исходного состояния и с момента t О- и при условии, что выходное напряжение интегрирующего усилителя 0. Шаг интегрирования состоит из трех равных интерва ловг интегрирования. На первом интервале инггегрирования входной сигнал З-аряжает конденсатор интегратора , через резистор с сопротивлением Во время второго интервала формиро -. ватель 4 временных интервалов формирует импульс, который открывает ключ 1. При этом входной сигнал поступает на дополнительный вход интегрирующего усилителя, и конденсатор заряжается через два резистора с сопротивлениями Rgji и Rgxa ®° время третьего интервала ключ 1 закрыт, и конденсатор заряжается через резистор с сопротивлением R . В конце третьег интервала, т.е. в конце первого шага интегрирования, выходное напряжение интегрирующего усилителя 1 равно

. 1 ..,, . V-R-o.xCb)..,,Re.,c

. «у..i/STjji

где С - емкость конденсатора интег-

рирующего усилителя 2. Принимая Rg,;, Rexi получим

2/ЭТ.

1

(t)dt-7

Uex(t)dt

В этот момент аналого-цифровой пре образователь 5 преобразует выходное напряжение интегрируюшего усилителя в код, который поступает в блок 6 суммирования кодов приращения ив цйфроаналоговый преобразователь, выходное напряжение которого поступает, на второй интегрирующего усилителя.

В крще .п-го интервала на выходе усилителя 1

, ..

п-т -тг-т в -ч

. l-n-lTui . Ос Г

Следовательно, в блоке 4 сумми рдвания кодов фиксируется код, равный сумме кодов, эквивалентнБОС напряжения1 1 на выходе усилителя в момент концов всех шагов интегрирования

- V-T4rclX t)t.,.Так как в интеграторе С - Tj,, то эта сумма в точности равна интегралу от входного сигнала за время интегрирования.

Таким образом, код, полученный на выходе интегратора в моменты Tj где:г 1,2,3...п, явля,ется интегралом от входного напряжения за время интегрирования от О до t,

Коэффициент подавления периодических помех, действующих на входной сигнал, определяется выражением

,.. . . . 20 Ig-.. где и J, - амплитуда помехи; и - интеграл помехи.

Интеграл помехи за время интегриро

5

вания Тц, равен

R:;rcl 2Jrft-KfJdt+

, UTu, о, Тш

2U«sin(2Tft + ) Un

( %т «алтш

0

xstn(2Jft +(Гц )dt,

где f - частота помехи;

- начальная фаза помехи. После соответствуклцих преобразований получим выражение минимального

5 значения коэффициента подавления- при

f- О н

jJTf Ти.со8|т „Тш .

.Следовательно, минимальныйкоэффици0ент подавления для сетевой помехи при изменении частоты на 1 Гц равен 66 дБ, т.е . на 36 дБ выше, чем в известном устройстве.

Формула изобретенш ..

5

Аналого-цифровой интегратор по aBT.cj. 578645, отличающ и я тем, что, с целью повышения точности интегрирования медленноизменяющихся сигналов при дейст0вии периодической помехи, в него введены формиро-ватель временных ин,тервалов шага интегрирования и ключ, включенный между входом аналогоцифрового интегратора и третьим

5 входом интегрирукяцего усилителя, управляющий вход ключа соединен с первым выходом формирователя временных интервалов шага интегрирования, второй выход которого подключен к стробирующим входам аналого-циф0рового и цифроаналогового преобразователей и блока суммирования кода приращения.

.Источники информации, принятые во внимание при экспертизе

5

1. Авторское свидетельство СССР 578645, кл. G 06 J 1/00, 1976 (прототип).