Устройство для логарифмированияМАССиВОВ дВОичНыХ чиСЕл Советский патент 1981 года по МПК G06F7/556 

дом первого блока памяти, первый и второй выходы блока синхронизации соединены с управляющими входами входного и выходного регистров,дополнительно введены шесть регистров второй сумматор, блок возведения в квадрат и блок умножения, причем вы ходы К старших разрядов входного ре гистра соединены со входом второго блока памяти и входом первого регис ра, управляющий вход которого соеди с третьим выходом блока синхронизации и управляющим входом второго регистра, входы которого соединены с выходами второго сумматора,первый вход которого соединен с выходом входного регистра, второй вход второго сумматора соединен - с выходом второго блока памяти, выходы первого и второго регистров соединены соответственно со входом третьего и через блок возведения в квадрат со входом четвертого регистров, управляющие входы которых, соединены с четвертым выходом блока синхронизации, пятый выход которого соед нен с управляющими входами пятого и шестого регистров, входы которых ,соединены соответственно с выходами третьего регистра и блока умножения, первый вход которого через четвертый регистр соединен с выходом блока возведения в квадрат, второй вход блока умножения через третий блок памяти соединен с выходом третьего регистра, выход шес того регистра соединен со вторым входом первого сумматора, выход пя того регистра соединен со входом первого блока памяти. На чертеже представлена блок-сх ма устройства. Устройство содержит входной регистр 1, блок 2 памяти, сумматор 3 регистры 4 и 5, блок б возведения в квадрат, регистры 7 и 8, блок 9 памяти, блок 10 умножения, регистр 11 и 12, блок 13 памяти,сумматор 14, регистр 15, блок 16 синхронизации. Программируемые постоянные запомингиощие устройства. 2,9 и 13 слу жат для хранения констант, которы используются в процессе вычисления логарифма числа. Емкость блоков памяти зависит от требуемой точнос ти вычисления. Адресация осуществл ется по К старшим разрядам числа, над которым производится операция. Регистры 4,5,7,8,11 и 12 устрой с:гва служат для промежуточного зап минания результатов вычислений,а также для обеслеченияг конвейерного способа обработки данных,причем ре гистры 4,7,11 и Д5 - п-разрядные, а регистры 5,8 и 12 - К-разрядные. Устройство предназначено для обработки нормализованных данных, представленных в формате с фиксированной запятой. Вычисление функции Y 1од,Х производится на основе метода сегментной аппроксимации выражением YeA+W(X+B), где константы А, В и W выбираются из условия минимизации абсолютной погрешности. г1 Диапазон изменения аргумента -я-, ij разбивается на интервалы, количество которых определяется требуемой точностью, причем границы интервалов выражаются К старшими двоичными разрядами аргумента. На равных интервалах константы имеют различные значения. Константы В хранятся в блоке 2, константы W в блоке 9 и константы А - в блоке 13. Адресация к каждому блоку памяти осуществляется по К старшим разрядам аргумента, которые определяют, в каком интервале находится аргумент. Устройство работает следующим образом. Аргумент X поступает во входной регистр 1, а из него - на сумматор 3. Одновременно из блока 2 по адресу, указанному К старшими разрядами аргумента X выбирается константа В и также поступает на сумматор 3. В сумматоре 3 производится выработка йуммы, которая через регистр 4 поступает на блок 6 возведения в квадрат, в котором формируется выражение (X+B), а из него оно поступает на регистр 7. Одновременно старшие К разрядов аргумента X проходят через регистры 5 и 8, поступают на регистр 12 и в блок 9, из которого считывается константа W, соответствующая интервалу, указанному К старшими разрядами аргумента. Выражение из регистра 7 и константа W из блока 9 поступают на блок умножения 10, в котором формируется выражение W(X+B), поступающее на регистр 11, а из него - на сумматор 14. Из блока 13 памяти по адресу, указанному кодом из регистра 12 считывается константа А и подается на сумматор 14, в котором формируется требуемое вьфажение A+W(X+B), которое через регистр 15 подается на выход. Выработка управляющих сигналов производится в блоке 16 синхронизации. Работа устройства рассматривается на примере. В первом такте на входной регистр 1 поступает нормализованное 15-разрядное число, равное Х (0,57331), (0,100100101100010)2.. При делении диапазона изменения аргумента X на интервалыучитывается то обстоятельство, что граница каждого интервала отличается от другого по пяти старшим разрядам. Поэтому, по поступгиощим из входного регистра 1 .пяти старшим разрядам из блока 2 считывается константа в, соответствующая данному интервалу, равная .В (-1,001100111110100)2.. Аргумент X из входного регистра1 и константа В из блока 2 подаются на сумматор 3, в котором формируетс выражение Х+В, равное (-0,101000010010010)2 . Во втором такте выражение поступает на регистр 4,.а из него на блок б возведения в квадрат, где формируется ВЕЛражение (Х + В ) ,т.е. (0,011001010110111)2.. Также во втором такте пять старших двоичшлх раз рядов аргумента (ЮОЮ) поступают на регистр 5. в третьем такте число из регистр 5 поступает на регистр 8, из него на вход блока 9 памяти.Величина име ет два значения -1 и -2, по которым происходит сдвиг в блоке 10 на один разряд влево или пропускается число из регистра 7 без сдвига. В данном примере в.блоке 10 осуществляется сдвиг и на выходе получается число W(X+B), равное (-0,110010101101110 В четвертом такте число поступае на регистр 11, а из него на сумматор 14. Одновременно на регистр 12 поступает число из регистра 8 и по указанному им адресу из блока 13 считывается константа А, равная А (-0,000000101001101) Эта константа также поступает на сумматор 14 и на его выходе получае выражение A+W(X-fB) , равное . (-110011010111011)2 . В пятом такте число поступает на регистр 15 и из него на выход. Это и есть вычисленный I од/j 0,57331. Найденный по таблице логарифм равен (-0, 8026155 )0(-0,110011010111100 Как видно, ошибка не превышает млад шего разряда числа, т.е. меньше Данное устройство работает по конвейерному принципу. В каждом так те в него вводится новый операнд. Наиболее времяекйсим узлом в .устройстве является блок 6 возведения в квадрат, поэтому такт конвейерной обработки массива данных равен врем ни возведения в квадрат Т. Это и есть быстродействие устройства при обработке массивов данных . При построении устройства для возведени в квадрат на элементах 155 Т 165 Предлагаемое устройство отлича-ется от известного. При обработке массивов данных быстродействие увеличивается в Т 500 НС 3 разь 165 им Т Для хранения таблицы констант потребуется память объемом Q 80Об По сравнению с известным - выигрыш в объеме памяти в 10623 бит . 13,28 раз 800 бит Формула изобретения Устройство для логарифмирования массивов двоичных чисел, содержащее входной регистр, три блока памяти, блок синхронизации, первый сумматор и выходной регистр, вход которого соединен с выходом первого сумматора, первый вход которого соединен с выходом первого блока памяти, первый и второй выходы блока синхронизации соединены с управляющими входами входного и выходного регистров, отличающееся тем, что, с целью повышения быстродействия, в него введены шесть регистров,второй сумматор, блок возведения в квадрат, блок умножения, причем выходы К старших разрядов входного регистра соединены со входом второго блока памяти и входом первого регистра, управляющий вход которого соединен с третьим выходом блока синхронизации и управляющим входом второго регистра, входы которого соединены с выходами второго сумматора, первый вход которого соединен с выходом входного регистра, второй вход второго сумматора соединен с выходом второго блока памяти, выходы первого и второго регистров соединены соответственно со входом третьего и через блок возведения в квадрат со входом четвертого регистров, управляющие входы которых соединены с четвертым выходом блока синхронизации, пятый выход которого соединен с управляющими входами пятого и шестого регистров, входы которых соединены соогветственно с выходами третьего регистра и блока умножения, первый вход которого через четвертый регистр соединен с выходом блока возведения в квадрат, второй вход блока умножения через третий блок памяти соединен с выходом третьего регистра, выход шестого регистра соединен со вторым входом первого сумматора, выход пятого регистра соединен со входом первого блока памяти. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 235395, кл. G 06 F 7/38, 1968. 2.Авторское свидетельство СССР 593212, кл. G 06 F 7/38, 1978 (прототип).

l/l f И1 -j

Вьагод