Устройство для диагностики группы типовых элементов замены Советский патент 1981 года по МПК G06F11/30 

1

Изобретение относится к вычислительной технике, а именно к устройствам для контроля и диагностики вычис лительных устройств.

Известно устройство для контроля . вычислительной системы, содержащей устройство управления и процессор, соединенный с ним, в котором для контроля правильности работы применены узлы выработки контрольных символов, входы которых сбединены с выходами функциональных узлов, а выходы - с первыми входами схем сравнения, на другие входы которых поступает заранее вычисленный контрольный символ.

В известном устройстве при возникновении отказа анализ выходов схемы сравнения позволяет выявить отказавший функциональный узел. Этот узел обычно размещается в нескольких конструктивных блоках - типовых элементах замены (ТЭЗ), один из которых следует заменить для восстановления работоспособности системы ij.

Недостатком известного устройства является то, что на основании сигналоЕ схемы контроля невозможно, как правило, установить, какой из конструктивных блоков неисправен и нузцдается в замене.

Наиболее близким техническим решением к предлагаемому изобретению является устройство для контроля вычислительной системы, содержащий устройство управления, соединенное, с первыми входами и выходами процессоров и генератором чисел, соединенным

10 с вторь 1и входами процессоров, кгикдый из которых содержит п ТЭЗ и несколько узлов поразрядного сравнения, причем первая группа входов и выходов каждого ТЭЗ соединена со входами

15 и выходами процессора, а кгикдая из . 2-п групп выходов любого ТЭЗ соединена с ОДНОЙ из остальных групп входов одного из остальных ТЭЗ, входы первого числа всех узлов поразрядного

20 сравнения соединены с контрольными выходами процессора, входы второго числа этих узлов соединены с контрольными выходами процессора, которые также соединены с контроль ьми

25 выходами соседнего справа процессора 2.

Недостатком этого устройства также является низкая точность диагностирования йеисправного элемента системы, так как анализируя сигналы схем сравнения можно определить лишь неисправный процессор, в то время как ТЭЗ-ом является часть его - конструктивный блок. Цель изобретения - увеличение точ ности диагностики, т.е. пострюение устройства для диагностики вычислительной систе иы, позволяющего выявит отказавший сменный элемент конструкции - ТЭЗ. Поставленная цель достигается тем что в устройство, содержащее схемы сравнения, группу элементов И,ИЛИ узлы свертки, группы информационных выходов каждого контролируемого типового элемента замены 1-ой группы (,..N) через соответствующие узлы свертки соединены с первыми входами схем Сравнения соответствующей группы, выходы которых через первый элемент ИЛИ соединены с первы м входом соответствующего элемента И, выход которого является выходом устройства а .второй вход этого элемента И соеди нен с выходом второго элемента ИЛИ, входы которого соединены с выходами схем сравнения групп, соответствующи остальным типовым элементам замены данной группы кроме своего, вторые входы схем сравнения всех групп,соот ветствующих типовым элементам замены 1-ой группы, соединены с выходами соответствующих узлов свертки групп t-1 группы типовых элементов замены контрольный выход каждого типового элемента замены соединен с соответствукидим входом второго элемента ИЛИ соответствующего этому ТЭЗ. На чертеже приведена схема устрой ства. Устройство содержит устройство 3 управления (УУ) вычислительной системы, генератор 2 тестовых чисел (ГЧ), процессоры руппу типо вых элементов замены (ТЭЗ),схе мы сравнения, свертки по модулю, элементы ИЛИ 7j -7 , (дизъюнкторы), элементы И (конъюнкторы), узлы 10 местного управления ТЭЗ, регистр 11Операнда А регистр 12 операнда В, узел 13 контроля входной информации, умножители 14, промежуточные регистры 15, сумматоры 16 многорядного кода, сдвигатёль 17, суглматор 18, буферный регистр 19, нормализатор 20, узел 21 обработки порядков, коммутатор 22, регистр 23 результата. Работа устройства показана на при мере вычислительной системы, которая содержит процессоры 3, 32 3,устройство управления (УУ), генератор 2 тестовых чисел (ГЧ). Каждый процессор 3 предназначен для одновременного выполнения арифме тических операций типа умножения и сложения над 32-разрядными числами с фиксированной или плавающей запятой. Каждый процессор разделен на семь конструктивных блоков (Т3|3) . Каждый блок содержит узел 10 местного управления, соединенный с шиной кодов операций. Блоки предназначены для вы- . полнения операций типа умножения и содержат каждый по В разрядов входных регистров 11 и 12 для частей операндов А и Б соответствующего веса {в блоке 4 - разряды 8-15, в блоке 4з - разряды 16-23,в блоке раз-, ряды 24-31, в блоке 4 - разряды 077), узлы 13 контроля входной информации , умножители 14, промежуточные регистры 15 и 32 - разрядные сумматоры 16 многорядного, кода. Блоки 4р и 4g предназначены для выполнения операций типа сложения и . содержат сдвигатели 17 для выравнивания порядков слагаемых, сут алаторы 18, буферные регистры 19, нормализаторы 20, причем в блоке 4 размещены 16 старших разрядов этих узлов, а в блоке 4 - 16 младших разрядо;в. Кроме того, в блоке 4g размещен узел 21 обработки порядков. в блоке 4-7 расположены узлы 22, предназначенные для выделения результата операции из сигналов блоков 4 4g, и регистр 23 результата. Процессор вьтолняет по ходу программы операции в соответствии с кодом операции, заданным УУ 1, над операндами А и В, поступающими через УУ. Если, код операции соответствует операции умножения, работают блоки 4;4. В каждом из этих блоков умножаются 32-разрядные числа А на 8 разрядов соответствующих весов числа В, причем число А поступает с шины А (8 разрядов) и из других блоков (по 8 разрядов из каждого), Результат этого умножения в мнОгорядном коде поступает через регистр 15 в сумматор 16 многорядного кода, где с учетом переносов из соседних блоков образуется полное произведение. Операции типа сложения с фиксированной и плавающей запятой вьлполняются в блоках , 4g. Числа А и В поступают сюда из блоков на сдвигателе 17 производится выравнивание порядков, по сигналам, выработанным в узле 21 обработки порядков. Далее на сумматоре 18 происходит сложение с учетом переносов из блока 4., и затем нормализация результата в узле 19. Результаты операций, выполненных в блоках 4.-4g- поступают в блок 4, где узел 22 производит вьщеление нужного результата в соответствии с кодом операции и запись его в регистр 23 результата, из которого инфор 1ация поступает в УУ. Если в вычислительной системе jipoизводятся действия, не требующие участия процессора, свободны :все блоки 4 процессоров, Ьри выполнении операций типа умножения свободны от работы блоки 4д- и 4g. Если же выполняются операции типа сложения, свободны блок 4 -А4-- Это свободное время используется для проверки блоков в соответ ствии с известным способом. Для этой проверки ГЧ 2 вырабатывает и вьщает в процессоры 3 одинаковые для всех процессоров информационные слона А и В, и коды операций. Информация пос тупает на шины А и В и обрабатывается в блоках, которые не заняты при выполнении данной операции. Коды операций из ГЧ задают тип выполняемой операции в те моменты, когда на процессоры не поступает код операции из

Если какие-либо, или все блоки 4 всех процессоров обрабатывают информацию от ГЧ, результаты работы этих блоков во всех процессорах должны быть одинаковыми.Для прюйерки результатов к выходам блоков 4, -5 подключены свертки по произвольному модулю , сигналы с которых подаются на входы схем f сравнения данного и соседнего процессоров. В данном примере на схемах сравнения 5 5/ процессора 3 сравниваются сигналы сверток процессоров 3 и 3 в процессоре 3 - сигналы процессоров 3 ц и Зд, а в процессоре сигналы про цессоров Зз и 3 ..

Если все блоки исправны, на выходах схем 5 сравнения сигналы равны логическому нулю. При возникновении неисправности, например в умножителе 14 блока 4 процессора 3 возникает сигнал 1 на выходах схем сравнения блока 4,, и, ввиду того, что на входы блока 4 поступает неверный сигнал, на выходах схем 57Y блока 47 тоже возникает сигнал 1. Сигналы 1 возникнут и на одноименных схемах 5 процессора 3.

Как видно, неисправность проявилась на выходах двух блоков 4 и 4 процессоров 32 и 3. Из двух блоков 4:j и 4 одного процессора неисправЙ1 1 является тот блок, на входы которого поступают правильные сигналы, а на выходах сигналы неверные. Следовательно, для обнаружения такого блока необходимо проверить сигналы на входах неисправных блоков.

Для этого выходы каждого из блоков 4 разделены на группы, причем к одной группе относят все выходы, которые соединяются с входами какоголибо блока 4. При этом одни тц те же выходы могут быть отнесены к нескольким разным группам. Так например, к группе выходов 1 относятся выходы регистра All блока 4 ур соединенные со входами блока 4 f, к группе 2 - они же и выходы переносов из сумматора 16, соединенные с входами блока 4j, к группе 3 - выходы регистра f 11, соединенные с входами блока

4jj, к группе 4 - выходы регистров Аи В 11 и 12, Соединенные со входами блока 4«, и к группе 5 - выходы сумматора 16, поступающие в блоки 4f.

Свертки 6 по модулю К и схемы 5 сравнения разделены на такие же группы. Поэтому сигналы с выходов схем Ь сравнения позволяют сулить как о состоянии сигналов йа выходах блока - источника сигналов, так и на входах блока-приемника сигналов. Для получения полной информации об истинности сигналов на выходах определенного блока, дизълнктор 8 каждог бчока объединяет сигналы всех схем 5 тех блоков, которые служат источниками информации для данного блока

Так к дизъюнктору 8 блока 4 подключены схемы Ij, 2, и 4з сравнения :и выходы схемы 4 контроля регистров А и В. Неисправность возникла в блоке 4, поэтому на выходах этого дизъюнктора 83 сигнал равен О,так как на его входы не поступают неверные сигнслы. Следовательно,на выходе конъюнктор а 9 возникнет сигнал 1 Это означает, что данный блок 4j неисправен.

Аналогичные рассуждения показывают, что на выходе дизъюнктора 8 блока 4-f возникает сигнал 1, а на выходе конъюнктора 9f - О, т.е. данный блок 4т исправен.

Таким образом, сигналы устройства контроля показывают, что неисправны блоки 4} в одном из процессоров 3 или З. Результаты работы блоков про цессора 3 j. сравниваются с результатами процессоров 3 и 3j, результаты работы процессоров 3 и 3 з сравниваются между собой. Ввиду того, что при последнем сравнении процессоров 3 и 3J неисправность не выявится, следует заключить, что неисправен блок 4} процессора 3.

Устройство для диагностики группы ТЭЗ позволяет определять место возникновения неисправности с точностью до сменного блока (ТЭЗ), что достигается путем введения узлов свертки для контролируемых выходов по произвольному модулю, а также дизъюнкторов и коньюмкторов для определения номера отказавшего процессора.

Формула изобретения

Устройство для диагностики группы типовых элементов замены, произвольно соединенных между собой, содержащее схемы сравнения, группу элементов И, ИЛИ, узлы свертки, отличающееся тем, что, с целью увеличения точности диагностики,группы информационных выходов каящого . контролируемого типового элемента замены )-ой группы (1...N) через

соответствующие узлы свертки соединены с первыми входами схем сравнения соответствующей группы, выходы которых через первый э пемент ИЛИ соединены с первым входом соответствующего элемента И, выход которого является выходом j cTpoftcTBa, а второй вход этого элемента И соединен с выходом второго элемента ИЛИ, вхо ды которого соединены с В1з1ход(ами схем сравнения групп, соответствующих остальным типовым элементам замены данной группы кроме своего, вторые входы схем сравнения всех групп, соответствующих типовым элементам замены 1-ой группы,соединены с выходами соответствующих узлов свертки групп 1-1 группы типовых элементов замены, контрольный выход каждого типо вого элемента замены соединен с соответствующим входом второго элемента ИЛИ, соответствукяяего этому типовому элементу замены.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство uci-ir 411454, кл. G Об F 11/00, 1973.

2.Авторское свидетельство СССР 308428, кл. G Об F 7/00, 1973. (прототип).