Следящий аналого-цифровой преобразователь Советский патент 1981 года по МПК H03K13/02 

Изобретение относится к вычислительной технике и может использоваться в различных измерительных цифровых приборах. По основному авт.св. № 546099 известен следящий аналого-цифровой преобразователь, содержащий блок сравнения, один вход которого соединен с клеммой входного сигнала, а другой вход через цифроаналоговый преобразователь - с выходом основного реверсивного счетчика, один вход которого соединен с выходом блока сравнения, а другой вход - с выходом линии задержки, генератор импульсов, выход которого соединен с входом линии задержки, триггер, первый вход которого соединен с выходом блока сравнения, второй вход - с выходом линии задержки, авыход подключен к первому входу логической схемы, второй вход которой соединён с выходом блока сравнения, а выход - к первому входу вспомогательного реверсивного счетчи ка, выходы которого через дешифратор соединен с третьим входом основного реверсивного счетчика, а второй вход с выходом генератора импульсов llНедостатком преобразователя является невозможность фиксации амплитуд ного кода, соответствующего максимуму входного аналогового сигнала, а при работе аналогоцифровых преобразователей в различных измерительных комплексах часто возникает задача измерения и запоминания максимально полученного результата измерений, по которому можно судить о максимальном уровне входного аналогового сигнала за смену, сутки и т.д. Цель изобретения - расширение функциональных возможностей за счет фиксации и запоминания максимального кода. Это достигается тем, что в следящий аналого-цифровой преобразователь введены регистр и дополнительный блок сравнения, при этом первый вход дополнительного блока сравнения соединен с выходом основного реверсивного счетчика и с первым входом регистра, второй вход которого соединен с выходом дополнительного блока сравнения, а выход - со вторым входом дополнительного блока сравнения. На чертеже приведена блок-схема устройства. Устройство содержит блок сравнения 1, цифроаналоговый преобразователь 2, основной реверсивный счетчик 3, дешифратор 4, вспомогательный реверсивный счетчик 5, линия задержки 6, генератор тактовых импульсов 7, логическая схема 8, триггер 9, дополнительный блок сравнения 10, регистр 11. Устройство работает следующим образом. Принимаем, что р 3 и п 9, гд п - количество двоичных разрядов соответственно вспомогательного и основного реверсивных счетчиков. В начале работы на устройство поступает сигнал начальной установки, по которому во вспомогательный реверсив ный счетчик 5 заносится код N 111 Шаг уравновешивания п 2, где q квант преобразования соответствует занесению +1 в старший из управляе1щах разрядов, в данном случае в седьмой Оптимальный шаг уравновешивания выбирается при произвольном коде во вспомогательном счетчике 5, поэтому .начальная установка не является обязательной, но она ускоряет выход устройства на режим слежения. В результате сравнения сигналов Ug и U в произвольный момент времени t., блок сравнения 1 вырабатывает сигнал (V. 11 при . ч (О РИ K QОтвет .( блока сравнения 1 на пре дьвдущем такте запоминается с помощью триггера 9. Ответы и поступают на логическую схему 8, значение сигнала на выходе которой .,-.определяет направление счета вО вспомогательном счетчике 5 1 - сложение 2 - вычитание . Сохранение значения Ч на двух и более соседних тактах означает, что компенсирующий сигнал отстает, от входного и в результате вызывает уве личение шага уравновешивания в противном случае шаг уравновешиваЬ. После ния уменьшается h /2определения сигнал с генератора импульсов 7 через линию задержки 6 поступает на основной реверсивный счетчик 3 и вызывает в зависимости от Ф увеличение или уменьшение содержимого счетчика на единицу во вспомогательном разряде. Таким образом, в основном реверсивном счетчике 3 формируется код N соответствующий входному ацалоговому сигналу UBH . Этот код поступает на первый вход дополнительного блока сравнения 10 и вход регистра 11. Так как в начальном состоянии регистр 11 находится в нуле, то нулевой код с его выхода поступает на второй вход дополнительного блока сравнения 10, который настроен таким образом, что если на его первом входе (со стороны основного реверсивного счетчика 3) код больше, чем код на втором входе (с выхода регистра 11), то он вьщает на свой выход сигнал 1, во всех остальных случаях - О. При появлении 1 на выходе схемы дополнительного блока сравнения 10 и управляющем входе регистра 11 разрешается запись кода с основного реверсивного счетчика 3в регистр 11. При этом на обоих входах дополнительного блока сравнения 10 окажутся одинаковые коды, а на выходе сигнал . Как только код с основного реверсивного счетчика 3 увеличится на значение хотя бы младшего разряда, допустим станет , устройство . работает описанным образом, т.е. на выходе схемы сравнения появится 1 и код запишется в регистр 11. Таким образом, в резистре 11-всегда записывается и хранится сколь угодно долго значение максимального кода с основного реверсивного счетчика 3, . соответствующее максимальной величине входного аналогового сигнала. в - Предлагаемое устройство позволяет расширить функциональные возможности изобретения за счет возможности нахождения и запоминания максимального кода на выходе аналого-цифрового преобразователя. Расширяется также область использования изобретения в различных амплитудных измерителях и цифровых вольтметрах. Формула изобретения Следящий аналого-цифровой преобразователь по авт.св. N 546099, отличающийся тем, чтсэ, с целью расширения функциональных возможностей за счет фиксации ихзапоминания максимального кода, введены регистр и дополнительный блок сравнения, при Э.ТОМ первый вход дополнительного блока сравнения соединен с выходом оснойного реверсивного счетчика и с первым входом регистра,второй вход которого соединен с выходом дополнительного.блока сравнения, а выход - с вторьдм входом дополнительного блока сравнения.. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР 546099, кл. Н 03 К 13/02, 1975 (прототип)..

8)