Делитель частоты Советский патент 1981 года по МПК H03K23/24 

(54) ДЕЛИТЕЛЬ ЧАСТОТЫ

Изобретение относится к импульсной технике и может быть использовано в различных устройствах - синтезаторах частот устрюйствах автоматического регулирования, измерительных устройствах и т.п. Известен делитель частоты, содержащий в каждом разряде счетный триггер и схему совпадения, один из входов которой соединен с входной шиной установки коэффициентов деления соответствующего разряда t 1Недостатком такого делителя является ограниченны частотный диапазон, так как для блокирования очередного входного импульса необходимо, чтобы до его прихода закончилась установка запрещающего состояния триггера управления, задержанная относительно предыдущего входного импульса. Наиболее близким техническим решением к предлагаемому изобретению является де лвтель частоты, содержащий счетные разряды, каждый из которых содержит счетный триггер и элемент И, первый вход которого соединен с управляющим входом данного разряда, а выход счетного триггера соединен с выходом данного разряда, вторые входы всех элементов И соединены 2. Недостатком этого делителя частоты является сравнительно узкий частотный диапазон входных сигналов. Цель изобретения - расширение частотного диапазона.входных сигналов. Поставленная цель достигается тем, ЧТ9 в делитель частоты, содержащий счетные разряды, каждый из которых содержит счетный триггер и элемент И, Первый вход которого соединен с управляющим входом данного разряда, а выход счетного триггера соединение выходом данного разряда, вторые входы всех элементов И соединены, в каждый разряд введен формирователь разностной импупьоной последовательности, выход и первый вход которого соединены соответственно с входом счетного триггера и выходом элемента И данного разряда, вход котороГО соединен с выходом предыдущего разряда и вторым входом формирователя разностной импульсной последовательности, вход первого разряда соединен с входом делителя частоты, а выход последнего разряда соединен с вторыми входами элементов И. На чертеже показана структурная схема делителя частоты. Делитель частоты содержит счетные разряды 1, каждый из которых содержит счетный триггер 2, формирователь 3 разностной импульсной последовательности и элемент И 4, первый вход которого соединен с управляющим входом 5 данного разряда 1, а выход счетного триггера 2 соединен с выходом данного разряда 1, вторые входы всех элементов И 4 соединены, выход и первый вход формирователя 3 разностной импульсной последовательности каждого разряда 1 соединены соответственно с входом счетного триггера 2 и выходом элемента И 4 данного разряда 1, вход которого соединен с выходом пре дыдущего разряда 1 и вторым входом фор мирователя 3 разностной импульсной последовательности, вход первого разряда 1 соединен с пходом 6 лелителя частоты, а выход последнего разряда 1 соединен с вторыми входами элементов И 4. Делитель частоты работает следующим образом. Рассмотрение работы делителя частоты начинаем с момента, когда на выходе 7 делителя устанавливается низкий уровень напряжения. При этом в каждом разряде делителя формирователь 3 разностной импульсной последовательности беспрепят ственно пропускает импульсы со своего второго входа на вход счетного триггера 2 своего разряда, и делитель частоты ра ботает как обычный последовательный счетчик. Через 2 периода входных импульсов, где Vi- число разрядов, на вы ходе делителя частоты начинается положи тельный импульс, который при наличии разрешающего уровня напряжения на управляющих входах 5 через элементы И 4 может подаваться на первые входы формирователей 3 разностной импульсной последовательности, которые не пропускают на выхс д один очередной импульс с второго своего входа по приходу импульса на первый вход. При вырезании входного импульса разряда период выходного сигнала делителя частоты удлиняется на 2 периода входного сигнала делителя. Таким образом, с помощью кода установки коэффициентов деления может быть задан любой целочисленный коэффициент деления от 2 до 2 -1, где И - количеств разрядов делителя частоты. Формула изобретения Делитель частоты, содержащий счетные разряды, каждый из которых содержит счетный триггер и элемент И, первый вход которого соединен с управляющим входом данного разряда, а выход счетного триггера соединен с выходом данного разряда, вторые входы всех элементов И соединены, отличающийся тем, что, с целью расщ1фен-;1я частотного диапазона входных СИ1 налов, в каждый разряд введен формтфователь разностной импульсной последовательности, выход и первый вход которого соединены соответственно с входом счетного триггера и выходом элемента И данного разряда, вход которого соединен с выходом предыдущего разряда и вторым входом формирователя разностной импульсной последовательности, вход первого разряда соединен с входом делителя частоты, и выход последнего разряда соединен с вторыми входами элементов И. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 251274, кл. Н ОЗ К 23/26, 1967. 2,Авторское свидетельство СССР № 649138, кл. Н ОЗ К 23/О2, 1977 (прототип).