Устройство для дифференцирования частотно-импульсных сигналов Советский патент 1987 года по МПК G06G7/18 

зации. Принцип действия устройства оё Нован на формировании двух частотно-импульсных сигналов, обратно пропорциональных смежным значениям периодов дифференцируемого сигнала, вычислении разности частотно-импульсных сигналов и делении разности на текущее значение периода дифференцируемого сигнала. Повышение быстродейст,

Изобретение относится к автоматике и вычислительной технике и может быть применено в информационно-измерительных и управляюищх системах с широким диапазоном изменения входног частотно-импульсного сигнала.

Целью изобретения является повышение быстродействия устройства,

На фиг, 1 изображена блок-схема устройства для дифференцирования час тотно-импульсных сигналов;на фиг.2 - структурные схемы первого и второго блоков синхронизации„ .

Устройство (фиг, 1) содержит генератор 1 опорной частоты, первый и второй делители 2 и 3 частоты, пер- вый и второй управляемые делители 4 и 5 частоты, распределитель 6 импульсов, блок 7 вычитания, элемент И 8, первый и второй счетчики 9 и 10, третий управляемьш делитель 11 частоты, с первой по третью группы 12- 14 элементов И, первый и второй блоки 15 и 16 синхронизации и вход 17 частотно-импульсного сигнала,

Первый блок 15 синхронизации (фиг, 2) содержит три формирователя импульсов 18-20, два элемента И 21 и 22, элемент ИЛИ 23, триггер 24 и два элемента 25 и 26 задержки,

Второй блок 16 синхронизации (фиг, 2) содержит два форг-шрователя 27 и 28 импульсов, элемент. ИЛИ 29, два элемента 30 и 31 задержки и триггер 32,

Устройство работает следуюпщм образом,

В блоке 15 синхронизации по каждому импульсу входного сигнала fх (t) формируются сигналы, определяющие последовательность работы узлов уствия обеспечивается за счет повьше- ния выходной частоты устройства, достигаемого подачей на счетный вход управляемого делителя 11 частоты,, обратно пропорциональной текущему периоду входного сигнала, при делении этой частоты на код , равный периоду разностной частоты. 2 ил.

fO

J5

20

5

,5

ройства, С выхода генератора 1 опорная частота f.g подается на счетные входы первого и второго управляемых делителей 4 и 5 частоты, где она делится на коэффициенты, записанные в виде параллельного кода в регистры памяти соответствующего делителя, Опорная частота, разделенная в дели теле 2 на коэффициент К, поступает на счетный вход первого счетчика 9, где суммируется в промежутках времени, равных текущим периодам входного сигнала, и формируется путем подачи на вход обнуления счетчика 9 импульсов входного сигнала через блок 15 синхронизации. На выходах разрядов счетчика 9 в момент опроса образуется код NT-, пропорциональный текущему периоду входного сигнала. Этот код через группы 12 или 13 элементов И в зависимости от сигналов с блока 15 записывается в регистры памяти управляемых делителей 4 либо 5 частоты. Группы элементов И 12 и 13 открываются поочередно, в результате чего в регистр памяти одного управляемого делителя частоты будет.запи- сан код i-ro периода, а в другом останется предыдущий код i-1-го периода, записанный ранее. На выходах уп- ра:вляемых делителей 4 и 5 в зависимости от содержимого их регистров памяти образовываются частоты

F.(t)

К

NT,

Т;

F,(t - TJ -:

к

«т.,

Эти частоты поступают на распределитель 6 импульсов, который переключается от блока 15 синхронизации

таким образом, что всегда на одном из его выходов будет частота F(t)., .а на другом Fy(t - Т-) независимо от того, на какие сигнальные входы эти частоты поступили. С помощью блока 7 вычитания формируется разность этих частот

UF, F,(t) - F/t - Т;)

К

dfx(t) dt

Ч ,

которая поступает на вход второго блока 16 синхронизации. Блок 16 по приходу каждого из последовательности импульсов разностной частоты Fjj формирует сигналы, определяющие последовательность работы цепи, состоящей из последовательно соединенных генератора 1, второго делителя 3 частоты, элемента И 8, второго счетчика 10, третьей группы 14 элементов И и третьего управляемого делителя 11 частоты.

С выхода генератора частота f поступает в делитель 3 с коэффициентом передачи С и затем через элемен

И 8 в течение времени

AF.

на второй счётчик 10. В результате в нем формируется код периода N разностной частоты uF, который после окончания каждого периода ч.ерез группу 14 элементов И переписьшается в регистр памяти третьего управляемого делителя 11 частоты, на счетный вход которого с второго выхода распределителя 6 импульсов поступает частота

тг

Fv(t) --г-« В результате на выходе

X Т;

управляемого делителя частоты формируется выходная частота, определяема следующим соотношением:

fBb,/t)

К

Т.-N,

К

к с dfx(t) dt

C-K.EMilr . dt

5Q четвертым выходом - с входом останова первого управляемого делителя частоты, пятым выходом - с входом останова второго управляемого делителя частоты, а шестым выходом - с

т.е частота, пропорциональная производной входного частотно-импульсного сигнала, причем знаку производной управляющим входом коммутатора, о тличающееся тем, что, с целью повышения быстродействия, в Так при поступлении на управляю-него введены второй делитель частоты,

щий вход делителя 11 кода, равного элемент И, второй счетчик и второй

соответствует сигнал на знаковом вы ходе блока 7 вычитания частот.

периоду pasHocTHoii частоты, на счетный вход этого делителя подается частота, обратно пропорциональная текущему периоду входного сигнала, то

за счет повышения вхрдной частоты делителя 11 повышается быстродействие устройства при сохранении его точностных характеристик. Например, при дифференцировании частотно-импульсного сигнала, изменяющегося в пределах (10 -10 ) .Гц со скоростью 1-100 Гц/с, частоте опорного генератора f, 10 Гц и точности измерения периодов входной и разностной частот 0,1%, выходная

частота повысится более чем на три порядка и будет лежать в пределах () Гц, что и обеспечит соответствующее повышение быстродействия.

Формула изобретения

Устройство для дифференцирования частотно-импульсных сигналов, содержащее генератор опорной частоты,

подключенный выходом к входу первого делителя частоты и сигнальным входам первого и второго управляемых делителей частоты, соединенных управляющими входами с выходами элементов И

первой и второй групп соответственно, а выходами - с сигнальными входами коммутатора, первый и второй выходы которого подключены к входам блока вычитания, первый счетчик, соединенный счетным входом с выходом первого делителя частоты, а выходами разрядов - с первыми входами Элементов И первой и второй групп, третий управляемый делитель частоты, подключенный управляющими входами к выходам элементов И третьей группы, а выходом - к выходу устройства, и пер вый блок синхронизации, соединенный входом запуска с входом устройства,

первым выходом - с входом обнуления первого .счетчика, вторым выходом - с вторыми входами элементов И первой группы, третьим выходом - с вторыми входами элементов И второй группы,

четвертым выходом - с входом останова первого управляемого делителя частоты, пятым выходом - с входом останова второго управляемого делителя частоты, а шестым выходом - с

управляющим входом коммутатора, о т51309049

блрк синхронизации, подключенный входом запуска к выходу блока вычитания, первым выходом - к первому входу элемента И, вторым выходом - к первым входам элементов И третьей 5 группы, третьим выходом - к входу обнуления второго счетчика, а четвертым выходом - к входу останова третьего управляемого делителя частоты, соединенного сигнальным входом с

Кб

к12

Редактор А.Ворович Заказ 1800/42

Составитель С.Казинов

Техред М.Ходаиич Корректор М.Псжо

Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5

фоизводственно-полиграфическое предприятие, г« Ужгород, ул. Проектная, 4

вторым выходом коммутатора, при этом выход генератора опорной частоты подключен к входу второго делителя частоты, соединенного выходом с вторым входом элемента И, выход которого подключен к счетному входу второго счетчика , соединенного выходами разрядов с вторыми входами элементов И третьей группы.

/f«

Изобретение относите к автома- тике и вычислительной технике. Целью изобретения является повышение быстродействия устройства. Устройство содержит генератор 1 опорной частоты, два делителя 2 и 3 частоты, три управляемых делителя 4, 5 и 11 частоты, распределитель 6 импульсов, блок 7 вычитания, элемент И 8, два счетчика 9 и 10, три группы 12-14 элементов И и два блока 15 и 16 синхронисо. о со о 4 СО