Преобразователь двоичного кода с масштабированием Советский патент 1981 года по МПК G06F5/02 

Описание патента на изобретение SU888105A1

(5) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА С МАСШТАБИРОВАНИЕМ

Похожие патенты SU888105A1

название год авторы номер документа
Преобразователь двоичного кода вдВОичНО-дЕСяТичНый 1979
  • Алексеев Александр Павлович
SU847318A1
Преобразователь двоичного кода в двоично-десятичный код градусов, минут, секунд 1978
  • Диденко Виктор Андреевич
SU780000A1
Преобразователь двоично-десятичного кода в двоичный 1981
  • Демченко Борис Сергеевич
  • Марютин Алексей Егорович
SU1013942A1
Преобразователь кода с постоянным весом в двоичный код 1982
  • Потапов Василий Васильевич
  • Куликов Виталий Дмитриевич
SU1020815A1
Преобразователь двоичного кода в позиционный код другого основания с масштабированием 1977
  • Чулошников Валентин Григорьевич
  • Иванов Юрий Алексеевич
SU714392A1
Преобразователь двоично-десятичной дроби в двоичную дробь 1978
  • Омельченко Виктор Иванович
  • Станишевский Олег Борисович
SU752323A1
Преобразователь двоично-десятичной дроби в двоичную дробь 1979
  • Омельченко Виктор Иванович
SU860053A1
Преобразователь двоично-десятичного кода в двоичный код 1978
  • Омельченко Виктор Иванович
SU734670A1
Преобразователь кодов 1978
  • Емельянов Николай Леонович
  • Дивин Николай Николаевич
  • Корнилов Николай Вениаминович
SU744548A1
Преобразователь двоично-десятичных чисел в двоичные 1982
  • Каневский Евгений Александрович
  • Кузнецов Валентин Евгеньевич
  • Шклярова Ирина Евгеньевна
SU1048469A1

Реферат патента 1981 года Преобразователь двоичного кода с масштабированием

Формула изобретения SU 888 105 A1

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей в устройствах вывода ин формации. Известно устройство преобразования двоичного кода в двоично-десятичный код с учетом коэффициента масштабирования f 1 |, содержащее двоично-десятич ный сумматор, дешифратор, коммутатор, декадный счетчик переполнений, блоки управления поразрядного умножения. Недостаток данного устройства состоит в низком быстродействии и сложно ти управления. Наиболее близким решением по техни ческой сущности и достигаемому результату является устройство для масштабирования двоичного кода t2j, содержащее распределитель импульсов, сумматор эквивалентов, блок деления на два и сдвиговый регистр. Работа этого устройства основана на последовательном суммировании эквивалентов преобразуемого кода, образуемых путем последовательного деления на две величины старшего эквивалента и подаваемых на вход сумматора эквивалентов в соответствии с наличием единиц и нулей в преобразуемом двоичном коде. Недостаток указанного устройства состоит в низкой надежности, связанной с тем, что при наличии нулей в Преобразуемом коде к содержимому сумматора эквивалентов добавляется число нуль и в, относительно большом объеме аппаратуры. Целью изобретения являются упрощение устройства и повышение его надежности. Поставленная цель достигается тем, что преобразователь двоичного кода с масштабированием, содержащий распределитель импульсов, сумматор эквивалентов, выходы которого являются, выходами устройства, блок деления на два, информационные входы которого 38 соединены с входами масштабной вели ины устройства, регистр сдвига, инфо мационные входы которого являются информационными входами устройства, а управляющий вход регистра сдвига соединен с первым выходом распределителя импульсов, второй выход которого соед нен с управляющим входом блока деления на два, первая группа информацион ных входов сумматора является входом минимального значения масштабной величины устройства, дополнительно содержит элемент И, первый вход которого соединен с выходом регистра сдвига второй вход соединен с третьим выходом распределителя импульсов, а выход элемента И соединен с управляющим входом сумматора эквивалентов, втора группа информационных входов которого соединена с выходами блока деления на два. Блок-схема преобразователя с масштабированием двоичного кода приведена на чертеже. Преобразователь содержит регистр сдвига, распределитель 2 импульсов, элемент И 3 блок деления на два, сумматор 5 эквивалентов. Преобразователь содержит двоичный регистр 1 сдвига, анализирующий состояние разрядов прербразуемого двоичного кода посредством его сдвига в сторону старшего разряда, информационные входы которого подключены к входам преобразователя, распределите 2 импульсов, осуществляющий формирование управляющих сигналов, первый и второй выходы которого соединены соответственно с управляющими входами регистра 1 сдвига (сдвиговый вход) и блока 4 деления на два, образующег эквивалентные значения весов преобразуемого кода в выбранной системе счисления, информационные входы которого подключены к входам масштабной величины преобразователя, а выходы - к второй группе информационны входов сумматора 5 эквивалентов, пер вые информационные входы которого подключены к входам задания минималь ного значения масштабной величины, выход старшего разряда регистра 1 и третий выход распределителя 2 соединены с соответствующими входами элемента И 3. выход которого соединен с управляющим входом (вход записи) сумматора 5, выходы которого соедине ны с выходами устройства. Преобразователь работает следующим бразом. В регистр 1 вводится преобразуемое воичное число А, а в блок - эквиваентное значение веса старшего разряда преобразуемого кода в выбранной системе счисления ичии единицы в старшем разряде.преобразуемого кода содержимое блока заносится в сумматор 5 посредством управляющего импульса, вырабатываемого распределителем 2 и поступающего на управляющий вход сумматора 5 через элемент И 3- После этого распределитель 2 вырабатывает импульсы для регистра 1 и блока. При наличии нуля в следующем разряде преобразуемого кода его эквивалент, содержащийся в блоке , в сумматор 5 не заносится, так как управляющий импульс с распределителя 2 на управляющий вход сумматора 5 через элемент И 3 не пройдет. Процесс, аналогичный описанному, повторяется до тех пор, пока не будет проанализирован младший разряд преобразуемого кода. Содержимое сумматора 5 в виде преобразованного кода N подается на выход преобразователя. Предусмотрена возможность масштабирования для шкал с ненулевым началом отсчета - для этого на вход сумматора 5 подается код Использование преобразователя позволит повысить коэффициент использования оборудования и надежность с сохранением .высокого быстродействия. Формула изобретения Преобразователь двоичного кода с масштабированием, содержащий распределитель импульсов, сумматор эквивален тов, выходы которого являются выходами преобразователя, блок деления на два, информационные входы которого соединены с входами масштабной величины преобразователя, регистр сдвига, информационные входы которого являются информационными входами преобразователя, а управляющий вход регистра сдвига соединен с первым выходом распределителя импульсов, второй выход которого соединен с управляющим входом блока деления на два, первая группа информационных входов сумматора является входом минимального значения масштабной величины преобразователя, отличающийся тем, что, с целью упрощения преобразователя и

повышения его надежности, он содержит элемент И, первый вход которого соединен с выходом регистра сдвига, второй вход соединен с третьим выходом распределителя импульсов, а выход элемента И соединен с управляющим входом сумматора эквивалентов, вторая группа информационных входов которого соединена с выходами блока деления на два.

Источники информации, принятые во внимание при экспертизе

J1. Авторское свидетельство СССР

№ 503234, кл. G 06 F 5/02, 1973.

2. Авторское свидетельство СССР № 521563, кл. G Об F 5/02, 1973 ( тотип).

1 - - |- J

ылкс -NMUH

SU 888 105 A1

Авторы

Алексеев Александр Павлович

Даты

1981-12-07Публикация

1980-03-28Подача