Логический элемент матричной бис Советский патент 1982 года по МПК H03K19/08 

5) ЛОГИЧЕСКИ ЭЛЕМЕНТ МАТРИЧНОЙ БИС

1

Изобретение относится к цифровой технике и может быть использовано для построения логических элементов матричных БИС.

Известны логические элементы, содержащие транзисторы с объединенными эмиттерами, коллекторы которых соеди нены с общей нагрузкой .

Недостатком известного элемента является большая потребляемая мощность и сложность из-за сравнительного большого числа компонентов и связей между .

Наиболее близким гю технической сущности к изобретению является логический элемент матричной БИС, содержащий транзисторную сборку, транзисторы которой включены по схеме с общим эмиТтером и имеет общую коллекторную нагрузку, а также резисторы в базовых и эмиттерных цепях зисторов 1,2.

Недостатком указанного элемента является его низкое быстродействие

и сложность из-за большого числа ком понентов.

Цель изобретения - увеличение быстродействия и упрощение логического элемента.

Поставленная цель достигается тем, что в логический элемент матричной БИС, содержащий транзисторную сборку, транзисторы которой включены по схеме с общим эмиттером и имеют коллекторную нагрузку, введен многоэмиттерный транзистор, база которого подключена к источнику фиксирующего напряжения эмиттеры соединены с базами транзисторов транзисторной сбор ки и, по крайней мере, один из эмиттеров многоэмиттерного транзистора подключен к общей коллекторной нагрузке транзисторной сборки.

На чертеже представлена принципиальная электрическая схема предлагаемого логического элемента матричной БИС.

Логический элемент матричной БИС содержит транзисторную сборку 1 с транзисторами 2, 3, и 5, коллекторы которых подключены к общей коллекторной нагрузке 6. База многоэмит терного транзистора 7 подключена к источнику 8 фиксирующего напряжения. Эмиттеры многоэмиттерного транзистора 7 подсоединены к базам транзисторов 2, 3, и 5 транзисторной сборки и один из эмиттеров (на чертеже,например, первый по счету) многоэмиттерного транзистора 7 подключен к общей коллекторной нагрузке 6. Другие эмиттеры многоэмиттерного транзистора 7 подсоединены аналогичным образом к другим логическим элементам Матричной БИС,

Транзисторная сборка 1 с транзисторами, включенными по схеме с общим эмиттером и подключенными своими коллекторами к общей коллекторной нагрузке 6, выполняет логическую операцию ИЛИ-НЕ ( положительная логика) , если на базовые входы транзисторов 3, и 5 подать управляющие уровни логических сигналов. При этом проводящие транзисторы могут войти в режим неконтролируемого насыщения .

Для получения высокого быстродействия необходимо не допускать вХода транзисторов схемы в насыщение. Это достигается подключением эмиттеров многоэмиттерного транзистора 7 к базам транзисторов транзисторных сборок 1 , 1, 12 Ц гических элементов матричной ,С, а также подключением каждого из эмиттеров многоэмиттерного транзистора 7 к общей коллекторной нагрузке f,6-1 ,62,6 транзисторных сборок соответственно каждого из логических элементов матричной БИС. Такое подключение эмиттеров многоэмиттерного транзистора к транзисторам транзисторных сборок позволяет застабилизировать коллекторные токи транзисторов элементов. Объясняется это тем, что например транзистор 2 с подключенными к базами

транзисторов 5, 3 f транзисторных сборок образуют схему токового зеркала ) в результате чег через эти транзисторы протекают коллекторные токи 1,, пропорциональные коллекторному току 1к 2 транзистора 2 (1к К.1к2).

Для нормального функционирования схемы следует выбирать величину коэффициента пропорциональности К в пределах ,5-2,0.

Требуемая величина коэффициента пропорциональности К обеспечивается разработкой соответствующей топологии транзисторных структур интегральной схемы.

Управляемые по базам транзисторы не входят в режим насищения, если выполнить очевидное условие

ОП ЭВ, 96 где Е - фиксирующее напряжение ис5 точника 8;

и.дру падение напряжения на эмиттерно-базовом переходе многоэмиттерного транзистора Ugg.,r падение напряжения на эмит0 терно-базовом переходе тран зистора 2.

Верхнее и нижнее значение велРгчины рабочего сигнала Ди фиксируетс ся соответственно на уровне U и

F - и

957Требуемый перепад рабочего сигнала в системе элементов расчитывается из условия

0 -9б2. оп

Предлагаемый элемент способен работать с перепадами рабочих сигналов менее 0,2 В. Поэтому данный базовый логический элемент принципиально обладает большим быстродействием в срав нении с базовыми логическими элементами, выполненными на основе ЭСЛ схем (при одниковых переключаемых токах, параметрах транзисторных структур и т.п.). Данный элемент имеет также низкое значение рассеиваемой мощности, которое обусловлено сравнительно низким допустимым значением величины напряжения источника питания (порядка 1,5 В),

Структурная простота данного элемента, в частности отсутствие много численных межкомпонентных связей и резисторов позволяет существенно поднять интеграцию элементов на кристалле матричной БИС,

Данный логический элемент обладает большим быстродействием, весьма прост по структуре, имеет низкое значение рассеиваемой мощности, обладает высокой стабильностью и радиа ционной стойкостью, может работать на низкоомную согласованную линию, легко согласуется с элементами -типа