Адаптивный статистический анализатор Советский патент 1982 года по МПК G06F17/18 

I

Изобретение относится к вычислительной технике и предназначено для. вычисления статистических характеристик процессов.

Известно устройство для определе- НИН среднеквадратичного отклонения, содержащее п нуль-органов, выход каждого из которых через соответствующий дешифратор подключен ко входу элемента ШШ, блок управления, первый выход которого соединен с управляющими входами дещифраторов, линер ный и квадратичный интеграторы, входы которых подключены к выходу цифрового генератора, причем управляющие входы интеграторов соединены со вторым выходом блока управления, первый выход линейного интегратора соединен со входами п нуль-органов, а вторые выходы линейного интегратора и квадра1ичного интегратора подключены к соответствующим входам блока памяти, выход элемента ИЛИ подключен к одному из входов блока управления, другой

вход блока управления соединен с выходом дешифратора и с первым управляющим входом блока памяти, (п+. +1)-й нуль-орган и подключенный к его выходу ()-й дешифратор, управляющий вход которого соединен с первым выходом блока управления, выход дешифратора подключен ко входу элемента ШШ и к второму управляющему входу блока памяти, первый вход (п+1)-го нуль-органа подключен к первому выходу квадратичного интегратора, а второй вход к выходу блока , памяти 1 1.

Недостатками данного устройства являются невысокие точность и быстродействие.

Известен также цифровой определитель дисперсии, содержащий квантователь, соединенный с квадратором, блок оценки математического ожидания, накапливающий сумматор и преобразователь код-напряженке, усилитель, накопитель, схему сравнения, регистр, постоянный запоминающий блок и умножитель, причем Bhixofl усилителя подключен ко входу квантователя, соединенному через блок оценки математического ожидания со входом схемы сравнения, ко второму входу которо подключен регистр, а выход схемы сравнения, через накопитель подкпючен ко входу преобразователя код -напряжение, соединенного с усилителем а выход накопителя подключен через постоянный запоминамиий блок ко входу умножителя, соединенного через накапливающий сумматор с вьпходом квадратора tZ. Однако известное устройство облада-, ет невысокой точностью в результате неоднократного выполнения аналогоцифровых и цифроаналоговых преобразований, кроме того, следует отметит сложность аппаратурной реализации. Наиболее близким к предлагаемому техническим решением является статистический анализатор, содержащий счетчик объема выборки, выход которого подключен к первому входу блока регистрации, а вход - к первому вь1ходу аналого-цифрового преобразователя, второй которого подключен ко входу с.1атора, вЬ1ход которого соединен с первым входом делителя, перШ:1й выход которого соединен со вторым входом блока регистрации, а второй выход - с пераш входом блока вычисления доверительного интервала, выход которого соединен с третьим входом блока регистрации, а второй вход - с первым выходом бЛЬ ка вычисления среднего квадратического отклонения, выход которого подключен к четвертому входу блока регистрации, а также .первый и второй блоки памяти, блок сравнения, первый и второй блоки окончания цикла, блок вычисления размаха, выход которого подключен ко входу блока вычисления среднего ква дратйческого отклонения, а вхещы - к выходу первого блока окончания цикла и к первому выходу второго блока око{Н1:чания гщкла, второй вьщод которого соединен с пятым входом блока регистрации и с вторым Е(ходом делителя, первый вход - с пер ffdttt входом первого блока окончания цикла и с выходом счетчика объема выборки, вторые входы блоков окончания цикла соединены с первыми выходами блоков памяти соответственно, вторые выходы и входы которых соединены соответственно со входами и выходами блока сравнения, другой выход которого подключен .второму выходу аналого-цифрового преобразователя Гз. к недостаткам данного устройства следует отнести невысокие точность и быстродействие, обусловленные тем, что в процессе вычислений возникает необходимоть многократного выполнения операции деления, а также вычисления корня. Кроме того, упомянутое устройство требует значительного объема, блоков памяти для Хранения всей выборки. Цель изобре.тения - повышение быстродействия и точности определения статистических характеристик. Поставленная цель достигается«тем, что в устройство, содержащее аналого-цифровой преобразователь, подключенный первым выходом ко входу счетчика объема выборки, первый и второй блоки памяти и блок регистрации, введены блок .вычитания, блок сравнения, логарифмический преобразователь, первый и второй блоки умножения, блок возведения в степень и блок задержки сигнала, причем второй выход аналогоцифрового пpteoбpaзoвaтeля подключен к первому входу блока вычитания, второй вход которого подключен к выходу первого блока памяти и первому входу блока регистрации, второй вход которого подключен к вйходу первого блока умножения, третий вход - к выходу второго блока умножения, первый - Kd входу первого блока памяти, а второй выход - к первому входу, второго блока памяти, выход которого подключен к .первому входу второго блока умножения, а второй вход к первому выходу блока задержки сигнала, вход которого подключен к первому выходу счетчика объема выборки, подключенного вторым выходом через логарифмический преобразователь и блок сравнения ко входу блока возведения в степень, первый и второй выходы которого подключены, ко второму входу второго блока умножения и первому входу первого блока умножения соответственно, причем второй вход первого блока умножения подключен к выходу блока вычитания, а третий вход - ко второму выходу бло- . ка задержки.сигнала, третий выход которого подключен к четвертому входу блока регистрации. Функциоьшрование устройства может быть описано выражением следукэцего. вида .г)6хС1п- з+г,« хм-тх п-а (хгп-1 -ттпхГ«-а)1},- . t-) (Х п-13-тхСп-Ч);11) где бх - среднеквадратическое откло нeниe ГПх - среднее значение, rt - номер такта причем выполняется условие rjNn-ijn q Nfl (г) Для вычисления значения Ny, можно во пользоваться условием . (4) причем значение N увеличивается на единицу при выполнении условия (4), В предлагаемом устройстве реализуется процедура вычисления М,, вида ГМ.4,«слм .,, .л ЧчГ-1.. Из приведенного следует, что пре лагаемое устройство не производит некоторых операций, реализуема все ми известными аналогичными устройствами, таких как деление и извлечение корня, которые приводят к зна чительной погрешности, что можно объяснить ограниченностью разрядных сеток цифровых устройств и, кроме того, указанные операции требуют больших затрат времени. Таким образом, в предлагаемом ус ройстве вместо операций деления и извлечения корня реализуется операция сдвига, что приводит к повышени быстродействия и точности, и тем са мым дает возможность обрабатывать быстротекущие процессы и расширяет функциональные возможности предлага емого устройства. Использование алгоритмов {1) и () позволяет значительно повысить скорость вычислений На фиг. 1 изображена схема предлагаемого устройства; на фиг. 2 работа устройства. Устройство содержит аналого-цифр вой преобразователь I, первый вход которого подключен ко входу счетчика 2 объема выборки, а второй его выход - к первому входу блока 3 вычитания. Первый вьсход счетчика 2 объема выборки через логарифмический преобразователь 4 и блок 5 сравнения подключен ко входу блока 6 возведения в степень, второй же его выход подключен ко входу блока 7 задерласи сигнала. Второй вход блока 3 подключен к выходу первого блока 8 памяти и первому входу блока 9 регистрации. Второй вход блока 9 регистрации подключен к выходу первого блока 10 умножения, третий аход - к выходу второго блока 11 умножения, а четвертый его вход - к третьему выходу блока 7 задержки сигнала Первый выход блока 9 регистрации подключен к первому входу второго блока 12 памяти, а второй его выход - ко входу первого блока В памяти. Первый вход первого блока 10 умножения подключен к выходу блока 3 вычитания, второй его входк первому выходу блока 7 задержки сигнала и третий его вход - ко второму выходу блока 6 возведения в степень. Второй выход блока 7 задержки сигнала подкда)чен ко второму входу второго блока 12 памяти, выход которого подключен ко второму входу второго блока П умножения, первый вход которого подключен к первому выходу блока 6 возведения в степень. Устройство работает следующим образом. . , В исходном состоянии в первом блоке В памяти, втором блоке 12 памяти, блоке 3 вычитания, блоке 5 сравнения, счетчике 2 объема выборки, блоке 9 регистрации, блоке 6 возведения в степень,S. в первом блоке 10 умножения и втором блоке П умножения записаны нули, а на всех выходах блока 7 задержки сигнала имеется положительный потенциал. После подачи с первого выхода аналого-цифрового преобразователя 1 сигнала о наличии замера, в счетчике 2 объема В1р1борки записывается единица и с его второго выхода подается положительный импульс длительностью 2на вход блока 7 задержки сигнала, при этом состояние его выходов не изменяется. Остальные блоки за время производят следующие операции: одновременно с подачей сигнала на счетчик 2 объема выборки со второго выхода аналого-цифрового преобразователя I код замера х ГП подается на первый вход блока 3,вычитания, а на второй его вход подается нуль, записанный в первом блоке 8 памяти, блок 3 вычитания реализует операцию П. Логарифмический преобразователь А вычисляет величину logn ,. В блоке 5 происходит сравнение величины - 0,7472 с нулем и реализуется проверка условия (5), в результате чего выполняется перепись . Полученное значение N-(0 подается на вход блока 6, который ре ализует операцию вычисления коэффициента К1 2 1 причем значение коэффициента К1 в прямом коде подается со второго выхода на третий вхо первого блока 10 умножения. Положительный сигнал с первого .выхода блока 7, поступающий на второй вход первого блока 10 умножения разрешает умножение на коэффициент К,в результате чего в первом блоке 10 умножения происходит выполнение операции (хГпЗ-т п-1 )ЫхС13 , после чего, полученное значение подается на второй вход блока 9 регистрации. Положительный сигнал с третьего выхода блока 7, поступая на четвертый вход блока 9 регистрации, запрещает т оступление сигнала по третьему входу и появление сигнала на первом выходе и решает операцию сложения по первому и второму входам, в результате чего в блоке 9 регистрации вычисляется величина )0+хГП« х 1 и по второму выходу записывается в первый блок 8 памяти..В это же время дополнительный koд коэффициента k, равный 1-К1 1-2г 1 , с первого выхода блока 6 вычисления коэффициентов поступает на первый вход второго блока I1 умножения, на второй его вход подается содержимое второго блока 12 памяти. В результате операции умножения на его выходе Появляется сигнал (J)(l-2 )0, На этом заканчивается первый такт работы устройства длительностьюТ. По заднему фронту импульсаСi нач нается второй такт работь адаптивного статистического анализатора. При этом на всех выходах блока 7 устанав ливается нулевой потенциал. В блоке 3 реализуется операция xtll-m,(Il хin-XГП 0,после чего результат .подается на первый вход первого блока 10 умножения, а на второй его вхо подается нулевой потенциал с первого выхода блока 7, разрешаюпшй умножение накоэффициент ,25, в результате чего в первом блоке 10 умножения происходит выполнение операции (х )0. Эта величина подается на второй вход блока 9 регистрации, а на третий его вход подается результат из второго блока II умножения по приходу разрешающего сигнала с третьего выхода блока 7 на четверть1й вход блока 9 регистрации, од ковременно запрещающий прохождение сигнала по первоуу входу блока 9 регистрации. Этот же сигнал резрешает выполнение операции суммирования по второму и третьему входам блока 9 регистрации, при этом вычисляется оценка среднеквадратичного отклоне,ния согласно выражению вида 6nD3 6 101+2 {1,25Сх1П-глкГ1) 0. Нолученная оценка поступает на первый вход второго блока 12 памяти, а на второй его вход с второго выхода блока 7 управляющих сигналов подается нулевой потенциал, разрешающий запись содержимого блока 9 регистрации во второй блок 12 памяти. Второй такт длительностью V( закончился, блок 7 переходит в режим ожидания, соответствукяций Tfj. На этом первая итерация дли ельностью и Т +ffl закончена. Работа адаптивного статистического анализатора поясняется временной диаграммой, приведенной на фиг. 2. На второй итерации с первого выхода аналого-цифрового преобразователя 1 на вход счетчика 2 объема ш 1борки подается сигнал о наличии второго измерения. В счетчике 2 объема выборки записывается двойка и с его второго выхода под/ается положительный импульс длительностью Т,, на вход блока 7, при этом состояние его выходов не изменяется. Одновременно с подачей сигнала на счетчик 2 объема выборки со второго выхода аналого-цифрового преобразователя 1 код замера x.t2l подается на первый вход блока 3, а на второй его вход подается значение х.СП, записанное в первом блоке в.памята, блок 3 реализует операцию x 2 -xlll. Логарифмический преобразователь 4 вычисляет величину lcKj,(,2528, В блоке 5 происходит сравнение величины 0,2528 с и реализуется проверка условия (5) после чего в блоке 5 вычисляется N(., так как 0,252870. Полученное значение подается на вход блока 6, который реализует операцию вычисления коэффициента 2 Vl. Значение коэффициента К1 в прямом коде подаетс со второго выхода на третий вход первого блока 10 умножения. Положидельный сигнал с первого вьгаода бло ка 7, поступакяций на второй вход первого блока 10 умножения разрешает умножение на коэффициент , в результате чего в первом блоке 10 умножения происходит вьтолнение операции К-2 (х п -mfn-l ) 1 2 (хГ2 -хГ11), после чего полученное значение подается на второй вход блока 9 регистрации. Положительный сигнал с третьего выхода блока 7, поступая на четвертый вход блока регистрации 9, запрещает поступление сигнала по третьему входу и появление сигнала на первом выходе и разрешает опергацию сложения по первому и второму входам, в результате чего в блоке 9 регистрации вычисляется величина глх Г23 т П+2 ( ti:)x 1иг(хГ2 ) и по второму выходу записывается в первый блок 8 памяти. В это же время дополнительный код коэффициента К, 1-2 1-2 2Г , с первого выхода блока 6 поступает на первый вход второго блока 11 умножения, а на второй еговыход подается содержимое второго блока I2 памяти. В результате операгдаи умножения на его выходе роявлйется сигнал 6х П U-2)0. На это заканчивается первый такт работы устройства длительностью Т . По заднему фронту импульса 1Г-, на чинается второй такт работы. При этом иа всех выходах блока 7 устанавливается нулевой потенциал. В блоке 3 реализуется операция хС2 т/21 хГ23-2(хПЗ+хС2), после чего результат подается на первый вход первого блока 10 умножения, а на вт рой его вход подается нулевой потен циал с первого выхода блока 7, разрешающий умножение на коэффициент ,25, в результате чего в первом блоке 10 умножения происходит выпол нение операции К-2(,(2) 1,25 х2(). Эта величина подается на второй вход блока 9 регистрации, а на третий его вход подается результат из второго блока И умножения по приходу разрегаающего сигнала с третьего выхода блока 7 810 на четвертый вход блока регистрации 9, одновременно запрещающий прохождение сигнала по первому входу блока регистрации 9. Этот же сигнал разрешает вьтолнение операции суммирования по второму и третьему входам блока 9 регистрации,при этом вычисляется оценка ))a(iA5(xCi m ll)lz cOA MAS-iVcai-x СЧ)). Полученная оценка поступает на первый вход второго блока 12 памяти, а на второй его вход с второго выхода блока управляющих сигналов подается нулевой потенциал, разрешающий запись содержимого блока 9 регистрации во второй блок 12 памяти. Второй такт длительностью t q закончился, блок 7 переходит-в режимы ожидания. Вторая итерация закончена. На третьей итерации с первого выхода аналого-цифрового преобразователя I на вход счетчика 2 объема выборки подается сигнал о наличии третьего измерения. В счетчике 2 объема выборки записывается тройка и с его второго выхода подается положительный импульс длительностью f иа вход блока 7, при этом состояние его выходов не изменяется. Одновременно с подачей сигнала на счетчик 2 объема выборки, со второго выхода аналого-цифрового преобразователя 1 код замера х 31 подается на первый вход блока 3, а на второй его вход подается значение ( ) , записанное в первом блоке 8 памяти. блок 3 реализует операцию ( ( ГП). Логарифмический преобразователь 4 вычисляет величину logij 3-2+(X)(,5056, В блоке 5 происходит сравиение величины 0,5056 с N(1, и после проверки условия (5) (0,5056 1) величина показателя степени перезаиисывается . ПоЛученное значение подается на вход блока 6, который реализует операцию вычисления коэффициента К1«2 2. Значение коэфг фициента KI в прямом коде подается со второго выхода на третий вход первого блока 10 умножения. Положительный сигнал с первого выхода блока 7, поступакнций на второй вход первого блока 10 умножения разрешает умножение на коэффициент . В результате чего в первом блоке 10 умн жения происходит выполнение операци К-2Чх 31-2( ГО), после чего .полученное значение подается на второй вход блока 9 регистрации. По ложительньй сигнал с третьего выходя блока 7, поступая на четвертый вход блока 9 регистрации, запрещает поступление сигнала по третьему входу и появление сигнала на первом выходе и разрешает операцию сложени по первому и второму входам, в резул тате чего в блоке 9 регистрации вычисляется величина 1)(14}-а ) п хга-а х )--rt х Ч1+хГ11) хЕЧ) и по второму выходу записывается в первый блок 8 памяти, В это же время дополнительный код коэффициента Kl, равный 1-2 , с первого выхода блока 6 йоступает на п.ервый вход второго блока 11 умножения, а на вто рой его вход подается содержимо,е второго блока )2 памяти. В результат операции умножгчия на его выходе появляется сигнал 6j i2(1-2 ) 2 (). На этом заканчивается первый такт работы дпительностьюГ, По заднему фронту импульса ti начинается второй такт работы. При этом на всех выходах блока 7 устанавливается нулевой потенциал. В блоке 3 реализуется операция, после чего результат подается на первый вход первого блока tO умножения, а на вто рой его вход подается нулевой потенциал с первого выхода блока 7, разрешающий умножение на коэффициент ,25, в результате чего в первом блоке 10 умножения происходит выполн;ение операции К 2(хГ31-тхСЗЗ) 1.25 Г2 2 хГЗЗ-2 ( )2-Я.1,25( 2 ( ). Эта величина подается на второй вход блока 9 регистрации, а на третий его вход подается результат из второго блока П умножения по приходу разрешающего сигнала с третьего выхода блока 7 на четвертый вход блока 9 регистрации, одновременно запрещающий прохоящение сигнала по первому входу блока 9 регистрации. Этот же сигнал разрешает выполнение операции суммирования по второму и третьему входам блока 9 регистрации, при этом вычислится оценка 6хЙг6хГЧ 1 И.(ХМ-тх1 1)) .15(,151)()) (хГЧ-хС13). Полученная оценка поступает на первый вход второго блока 12 памяти, а на второй его вход с второго выхода блока 7 подается нулевой потенциал разрешающий запись содержимого блока 9 регистрации во второй блок 12 памяти. Второй такт длительностью TI закончен, блок 7 переходит в режим ожидания. Третья интерация окончена. Краткое описание работы на четвертой итерации, В счетчике 2 объема выборки записывается четвертка. В блоке 3 реализуется операция хГ4 -т;{13 х 4 2 (х 3 + 2( 1 ). Логарифмический преобразователь 4 вычисляет величину log(j 4-2- -logi 3 l,2528. В блоке 5 после проверки выполнения условия (5) вычисляется величина показателя степени (1,2528 7 U . В блоке 6 определяется значение коэффициента К 2 , прямой код которого подается на первый блок 10 умножения. Положительный потенциал с блока 7, поступающий на лок 10 первого умножения разрешает умножение на коэффициент , в результате чего в первом блоке 10 умножения происходит выполнение операции Г31 )2-(х Г41-Г(х 2 +х 1 .. после чего это значение подается на блок 9 регистрации. В блоке 9 регистрации происходит определение значенияm,jW-f (()) )i4Kt4+ f x a itW))() )) и по второму выходу записьшается в первый блок 8 памяти. В это же время дополнительный код К1 1-2 с блока 6 поступает на вход второго блока П умножения, в который также поступает содержимое второго блока 12 памяти. В результате умножения на шгходе второго блока 11 умножения появляется сигнал6 Сп-П (1-2 ) 3.,25-( ). На этом 13 заканчивается первый такт работы . длительностью Во время второго такта длительностью T(j в блоке 3 реализуется операция : .ь. .)}, после чего результат подается на вход первого б.лока 10 умножения, где реализуется операция 1,1,25 ХЗ-2- х 41-2-(().Эта величина подается на вход блока 9 регистрации, куда поступает и величина из второго блока П умножения, при этом, вычисляется оценка. 65(.i5lxW.,w(x 4 -ii:Vr33 )))-i-.(n4 )}: Полученная оценка записывается во втором блоке 12 памяти. Второй такт длительностью закончен, блок 7 приходит в ожидание. На этом закончилась четвертая итерация. Последукщие итерации осуществляются аналогично предыдущим. Таким образом, предлагаемое устройство обрабатьтая информацию, придает последним значениям больше веса, чем предыдущим, что особенно важно при обработке наблюдений, нестационарных процессов.Предлагаемое устройство может быть выпойненр на унифицированных элементах и обладает конструктивной простотой так как не содержит блоков памяти большой емкости, блоков извлечения корня, блоков, выполняюЕЩХ операцию деления, что объясняется тем, что S процессе счета в нем осуществляется простейшие операции типа сложе ния, сдвига, функционального, преобразования простого вида. По срав«ению с известными предлагаемое уст | ойство обладает повышенным быстродействием, что позволяет обрабатывать больпше массивы информации за короткое время. Предпагаемое изобре тение может быть использовано при разработке специализированных вы числительных устройств, а его испол зование позволит получить экономический эффект. 14 Формула изобретения Адаптивный статгистический анализатор, содержащий аналого-цифровой преобразователь, подключенный первым выходом ко входу счетчика объема выборки первый и второй блоки памяти и блок регистрации, отличающ и и с я тем, что, с целью повьваения быстродействия и точности определения статистических характеристик, в него введены блок вычитания, блок сравнения, логарифмический преобразователь, первый и второй блоки умножения, блок возведения в степень и блок задержки сигнала, причем второй выход аналого-цифрового преобразователя подключен к первому входу блока вычитания, второй вход которого подключен к выходу первого блока памяти и первому, входу блока регистра1щи, второй вход которого подключен к выходу первого блока умножения, третий вход - к выходу второго блока умножения, первый выход ко входу первого блока памяти, а второй выход - к первому входу второго блока памяти, выход которого подключен к первому входу второго блака умножения, а второй вход - к первому выходу блока задержки, вход котррого подключен к первому выходу счетчика объема выборки, подключенного вторым выходом через логарифмический преобразователь и блок сравнения ко входу блока возведения в степень, первый и второй «аходы которого подключены ко второму входу второго блока умножения и первому входу первого блока умножения соответственно, причем второй вход первого блока умножения подключен к выходу блока вычитания, а третий вход - ко второму . выходу блока задержки сигнала, третий выход которого подключен к четвертому входу блока регистрации. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 542997, кл. G 06 F 15/36, 1975. 2.Авторское свидетельство СССР 416512, кл. G 06 F 15/36, 1972. . 3.Авторское свидетельство СССР № 551651, кл. G 06 F 15/36, 1975 (прототип),

10

11

11

Фиг.1

Фиг.2