Цифровой коррелятор Советский патент 1986 года по МПК G06F17/15 

Изобретение относится к вычислительной технике, предназначено для корреляционной обработки сложных сиг налов, и может быть использовано в системах навигации, командоуправления и передачи информации. Цель изобретения - повышение быстродействия. На чертеже представлена структурная схема цифрового коррелятора. Коррелятор содержит аналого-цифр вой преобразователь 1, второй коммутатор 2, первую группу элементов 3 памяти, третий счетчик 4, второй счетчик 5, первый коммутатор 6-, группу блоков 7 умножения, вторую группу 8 элементов памяти, первый счетчик 9, второй элемент 10 задерж ки, элемент И 11, генератор 12 тактовых импульсов, первый элемент 13 задержки, сумматор 14, регистр 15, одновибратор 16, информационный вход 17 коррелятора, выход 18 корре Работа коррелятора основана на принципе обработки сигнала по частям, который заключается в делении общего числа выборок принимаемого сигнала (и соответственно опорного) на h равных частей и обработке этих частей одновременно, параллельно во времени. При этом операция вычисления одного значения функции корреляции, заключающаяся в нахождении суммы произведений всего числа выборок, принимаемого и опорного сигналов, заменяется операцией одновременного нахождения сумм произведений отдельных частей общего числа выборок принимаемого и опорного сигналов с последующим суммированием получаемых частных результатов. В этом случае время обработки всего сигнала определяется временем обработки отдельно его части и не зависит от количества обрабатываемых параллельно частей Коррелятор работает следующим образом. С выхода генератора 12 тактовые импульсы поступают на вход счетчика 4 и через элемент И 11 - на вход счётчика 9. Весь процесс вычисления одного значения функции корреляции ггроисходит за (N/n) + 1 тактов. Последовательное изменение состояний счетчиков 4 и 9, адресные выходы которых соединены с адресными входами элементов 3 и 8 памяти, обеспечивае 00 пocJIeлoвaтeльнoe извлечение информации из них, т.е. рециркуляцию частей принимаемого и опорного сигналов. Счетчики 4 и 9 имеют равное число рабочих состояний (N - N/n), определяющих соответствер1но число используемых элементов 3 и 8 памяти. С выхода счетчика 4 сигнал поступает на первый (суммируюгций) вход счетчика 5. Этот счетчик имеет число рабочих состояний, равное числу элементов 3 памяти и указывает номер элемента, в котором хранится предыдущая выборка сигнала. Счетчик 5 совместно со счетчиком 4 фактически представляет собой счетчик адреса всех элементов 3 памяти, используемых для хранения принимаемого сигнала. С управляющего выхода счетчика 9 на его N-M рабочем такте (импульс переноса) сигнал поступает на входы элемента 10 задержки и одновибратора 16. На следующем N + 1-м такте генератор 12 тактовых импульсов через эле.чент 10 задержки подает сигнал на вход разрешения вычитания счетчика 5. На этом же такте одновибратор 16 подает сигнал на элемент И 11 и блокирует (запрещает) прохождение N + 1-го тактового импульса на вход счетчика 9. Этим достигается сдвиг в течение цикла корреляции на единицу нумерации элементов 3 памяти относительно нумерации элементов 8 памяти, т.е. эффект продвижения принимаемого сигнала относительно опорного. За i время цикла корреляции счетчик 9 последовательно изменяет свои состояния от 1-го до N-ГО и опять приходит в 1-е состояние. Счетчик 4 за это время изменяет свое состояние от начального г-го до N -го, далее 1-го и в конце цикла корреляции приходит в г + 1-е состояние. На этом N + 1 такте через элемент 10 задержки подается сигнал на управляю1ций вход регистра 15, осуществляется вьиача вычисленного значения функции корреляции. Подается сигнал на вход элемента 13 задержки, а через него - на управляющий вход жумматора 14, осуществляя обнуление последнего и подготовку к работе в новом цикле корреляции. Подается сигнал на тактовый вход ком -1утатора 2, производя запись новой выборки принимаемого сигнала в соответствующий элемент 3 памяти. После завершения процесса записи новой выборки принимаемого сигнала задним фронтом тактового импульса счетчик 4 переводится в новое состояние. Коммутатор 6 обеспечивает подключение выхода элементов 3 памя ти к первому входу соответствующего блока 7 умножения, к второму входу которого подключены выходы элементо 8 памяти, хранящих выборки опорного сигнала-эталона. При этом коммутато 6 работает таким , что всег да обеспечивает поступление в течение цикла корреляции (в процессе ре циркуляции) самых старых N выборок принимаемого сигнала (начало принимаемого сигнала) на вход первого блока 7 умножения группы, на второй вход которого поступают первые N выборок опорного сигнала (его начало), а самые новые выборки поступают на первый вход п-го блока 7 умно жения группы, на второй вход которого поступают последние N выборок опорного сигнала (его конец). Группа блоков 7 умножения в течение цикла корреляции (рециркуляции) формирует на своих выходах по N произведений выборок принимаемого и опорного сигналов. Эти произведения поступают на входы сумматора 14 на выходе которого в конце цикла корреляции (рециркуляции) образуется значение функции корреляции всего принимаемого и всего опорного сигналов. После завершения цикла корреляции это значение функции корреляции переносится в регистр 15. Формула изобретения Цифровой коррелятор, содержащий аналого-цифровой преобразователь, вход которого является информационным входом коррелятора, первый и второй коммутаторы, первую и вторую группы элементов памяти, группу блоков умножения, генератор тактовых импульсов, первый элемент задержки. сумматор, первый счетчик, элкмер{т И и регистр, причем выходы первого коммутатора соединены с первыми входами соответствующих блоков умножения группы, первый выход управляемого генератора соединен с входом записи регистра, отличающийс я тем, что, с целью повышения быстродействия, в него введены второй элемент задержки, одновибратор, второй и третий счетчик, причем выход аналого-цифрового преобразователя соедине1г с информационным входом второго коммутатора, управлякнций вход которого объединен с одноименным входом первого коммутатора и соединен с выходом второго счетчика, выходы второго коммутатора соединены с информационньми входами соответствующих элементов памяти первой группы, адресные входы которых соединены с информационным выходом третьего счетчика, счетный вход которого объединен с первым входом элемента И и соединен с выходом генератора тактовых импульсов, выход переноса третьего счетчика соединен с входом разрешения суммирования второго счетчика, вход разрешения вычитания которого объединен с тактовым входом второго коммутатора и через первый элемент задержки - с входом разрешения суммирования сумматора, а через второй элемент задержки объединен с входом одновибратора и подключен к выходу переноса первого счетчика, выход одновибратора соединен с вторым входом элемента И, выход которого соединен сосчетным входом первого счетчика, информационный выход первого счетчика соединен с адресными входами элементов памяти второй группы, выходы которых соединены с вторыми входами соответствующих блоков умножения группы, выходы которых соединены с соответствующими информационными входами сумматора, выход которого соединен с информационным входом регистра, выход которого является выходом коррелятора.

Изобретение относится к вычислительной Технике и предназначено для корреляционной обработки сложных сигналов в задачах гидролокации, вигации, командоуправления и передачи информации. Цель изобретения повьшение быстродействия. Сущность изобретения заключается в использовании для достижения поставленной цепи принципа обработки по частям. Общий объв выборок принимаемого сигнала делится на равные части, обрабатьшаемыёпараллельно во времени. Для реализации этого принципа устройство дополнительно содержит второй элемент задержки, одновибратор, второй и третий счетчики с соответствующими функ1щональньв4и связями между ними и известными блоками корСО релятора . 1 ил. С to