Устройство приема-передачи дискретной информации с решающей обратной связью Советский патент 1982 года по МПК H03M13/51 H04L1/16 

(5) УСТРОЙСТВО ПРИЕМА-ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ

1 , ,. .

Изобретение относится к радиотехнике и может использоваться при построении аппаратуры передачи данных.

Известно устройство приема-передачи дискретной информации с решающей обратной связью, содержащее на передающей стороне последовательно соединенные буферный накопитель, стартстопный распределитель, блок регистров, синхронный распределитель, элемент ИЛИ и кодер, последовательно соединенные приемник сигналов обратной связи и блок управления , выходы которого подключены к соответствующим входам буферного накопителя, стартстопного распределителя и синхронного распределителя, а также П -разрядный накопитель,первый вход которого объединен со входом кодера, на приемной сторойе объединенные по первому входу к-разрядный накопитель и блок обнаружения ошибок, выходы которого подключе ны к соответствующим входам первого

элемента И, второй выход блока обнаружения ошибок подключен ко -входу передатчика сигналов обратной связи, а третий выход блока обнаружения ошибок подключен ко входу буферного накопителя через последовательно соединенные блок управления, второй эле мент И и элемент ИЛИ, причем второй выход блока управления подключен к первому входу синхронного распре10делителя, а также .пнакопителей П1«

Однако пропускная способность этого устройства невелика.

Цель изобретения - увеличение пропускной способности устройства.

15

Поставленная цель достигается тем, что в известном устройстве на передающей стороне выход п-разрядного накопителя подключен к другому вхоjg ду элемента ИЛИ, а ко второму и третьему входам п-разрядного накопи теля подключены соответствующие выходы блока управления, а на прием- ной стороне введены п-1 элементов ИЛИ и п дополнительных элементов И, при этом выход первого дополнительного элемента И подключен к информационному входу первого из п накопителей, а выходы (TV1) 1дополнительных элементов И подключены к первым входам соответствующих () элементов ИЛИ, вторые входы которых объединены с соответствующими входами синхронного распределителя,и подключены к выходам соответствующих накопителей, другие выходы которых подключены к соответствующим входам синхронного распределителя,, при этом управляющие входы h накопителей объединены и подключены к третьему выходу блока управления, другие выходы кото рого подключены к первым входам п дополнительных элементов И, вторые входы которых объединены, второй вход первого дополнительного элемента И 1подсоединен1, к выходу первого элемента И, а второй вход п дополнительного элемента И подключен ко вто рому входу второго элемента И, ко второму и третьему входам элемента ИЛИ подключены выход синхронного рас пределителя и выход п-го накопителя соответст-венно. На чертеже дана структурная элект рическая схема предлагаемого устройства приема-передачи дискретной информации с решающей обратной связью. Устройство содержит на передающей стороне 1 кодер 2, п-разрядный накопитель 3 приемник сигналов обратной, связи, блок 5 управления, олемен ИЛИ 6, синхронный распределитель 7, блок 8 регистров, стартстопный распределитель 9 и буферный накопитель 10, а на приемной стороне 11 - к-раз рядный накопитель 12, блок 13 обнаружения ошибок, передатчик И сигналов обратной связи, блок ,15 управления, первый 16 и второй 1j7 элементы И п дополнительных элементов И 18-20 элемент ИЛИ 21, дополнительные элементы ИЛИ 22 и 23, п накопителей 24-26, синхронный распределитель 27, буферный накопитель 28, причем-передающая и приемная стороны 1 и 11 свя заны каналами 2Э и 30 прямой и обрат ной связи., Устройство работает следующим образом. . I . Передача начинается с заполнения регистров блока 8 к-элементными комбинациями через буферный накопитель 10 и стартстопный распределитель 9, осуществляющий распределение комбинаций по регистрам блока 8. После заполнения регистров блока 8 начинается последовательная передача к-элементных.комбинаций через синхронный распределитель 7, начиная с комбинации, имеющей первый условный номер, затем передается комбинация , имеющая второй условный номер и т. д. Каждая комбинация с выхода синхронного распределителя 7 через элемент ИЛИ 6 записывается в 1-й регистр п-разрядного накопителя 3 и одновременно кодируется в кодере 2, после чего через канал 29 информационные элементы записываются в к-разрядный накопитель 12. Одновременно все)П элементов комбинаций поступают в блок 3, где по каждой комбинации принимается одно из двух решений: выдача информационной части комбинации через первый элемент И 16 или в приемник сообщений, (на чертеже не показан) Или в. накопители или ее стирание. При этом передатчик И посылает сигнал Подтверждение или Запрос. В первом случае осуществляется передача очередной комбинации, во втором - повторение-этой же комбинации из п-разрядного накопителя 3При передаче 1-й комбинации она записывается блоком 5 в первый регистр п-разрядного накопителя 3, при передаче второй, первая управляющим сигналом переписывается во второй регистр, а в первый записывается вторая комбинация и т.д. Таким образом, при передаче Ь комбинаций будет иметь место поочередная запись каждой из них в первый регистр с последующим переписыванием из.регистра в регистр управляющим сигналом с блока 5. Сигналы о результатах приема каждой кодовой комбинации поступают в приемник Ц, причем сигнал о результатах приема первой комбинации поступает через время, равное передаче h комбинаций. X этому моменту первая комбинация в п -разрядном накопителе 3 будет переписана блоком 5 в h-й регистр. В случае правильного приема первой, комбинации по сигналу Подтверждение блок 5 стирает информацию в этом регистре,.что свидетельствует о безошибочном приеме первой комбинации, и осуществляет пер дачу следующей комбинации из буферного накопителя 10.

Аналогично сигнал 1-й комбинации заставляет блок 5 стирать информацию в h-M регистре П-разрядного накопителя 3 при правильном приеме. При обнаружении ошибок в принятой комбинации h-й регистр не обнуляется, а информация с этого регистра по си1- налу с блока 5 выдается на повторную передачу через кодер 2 с одновременной записью в первый регистр п-разрядного накопителя 3Порядок записи очерёдной комбинации из буферного накопителя 10 в регистры блока 8 определяет блок 5 в соответствии с сигналами на выходе Приемника Ц сигналов обратной связи и результатами анализа состояний регистров блока 8.

Порядок выдачи комбинаций с регистров блока 8 также определяет блок 5 и выдача производится в момент получения сигнала Подтверждение из канала 30. Если получен сигнал Запрос, то информация с блока 8 через синхронный распределитель 7 не -выдается, а через элемент ИЛИ 6 осуществляется повторение комбинации из h-ro регистра П -разрядного накопителя З

Порядок выдачи на выход системы правильно принятых кодовых комбинаций определяет блок 15- Если все предыдущие комбинации приняты правильно, то очередная безошибочно принятая комбинация через второй элемен И 17, элемент ИЛИ 21 и буферный накопитель 28 выдается на выход системы.

При обнаружении ошибок в принимаемой комбинации блок 15 отключает второй элемент И 17 и в зависимости от числа повторных передач подключает дополнительные элементы И 18-20. Комбинация, принятаа правильно, после искаженной комбинации не выдается на выход системы, так как это ведет к изменению порядка следования комбинаций, который был при их поступлении на вход системы, а через дополнительный элемент И 18 записывается .в первый регистр накопителя . Все другие комбинации, передаваемые первый раз и принимаемые правильно, записываются в первый peгиctp накопителя .Ц с последующим сдвигом (переписмзанием) в следующий регистр блоком 15 по мере поступления следующих комбинаций. .

Если при повторном приеме комбинация принята правильно, она через дополнительные элементы И, ИЛИ 19 и 22 записывается в первый регистр накопи5 теля 25. В противном случае она стирается,- ее место остается свободным, а по каналу 30 повторно передается сигнал Запрос.

После j-й передачи кодовой комбинации она опять может быть искажена, что приведет к переполнению накопителя и возникновению выпадений комбинаций. Поэтому число временных интервалов последовательности принимаемых кодовых комбинаций и соответствующее число накопителей 2«-2б на приеме необходимо выбирать, исходя из условия обеспечения заданной вероятности выпадений кодовых комбинаций,

0 В случае, когда нет возможности использовать необходимое число j накопителей , обеспечивающих заданную вероятность, значение j может быть выбрано любым. При этом после

5 j искаженньгх приемов посылается сигнал Запрос , после которого прекращаются все сдвиги в накопителях и передатчик информации повторно передает только одну комбинацию, искаженную в предыдущих приемах, до ее безошибочного декодирования. Тогда пра;ВИЛЬНО принятая комбинация через второй элемент И 17 и элемент ИЛИ 21 выдается на выход системы. После этого блок 15 включает синхронный распределитель 27,который опрашивает все регистры накопителей начиная с послед)Тих h-x, и до окончания анализа приемником очередной принимаемой комбинации выдает все комбинации; записанные ранее в накопителях на выход системы.

ДаЛее процесс передачи повторяется аналогичным образом.

5 Таким образом, пропускная способность устройства значительно увеличивается.

Формула изобретения

Устройство приема-передачи диск- , ретной информации с решающей обратной связью, содержащее .на передающей стороне последовательно соединенные буферный накопитель, стартстопный распределитель, блок регистров, синхронный распределитель, элемент ИЛИ и кодер, последовательно соединенные приемник сигналов обратной связи и блок управления, выходы которого подключены к соответ ствующим входам буферного накопителя--стартстопного распределителя и син ронного распределителя, а, также П - разрядный накопитель, первый входКоторого объединен со входом кодера,.на приемной стороне - объединенные по первому входу к-разрядный накрпитель и блок обнаружения ошибок, вы)оды которого подключены к соответствующим входам первого элемента И, второй выход блока обнаружения ошибок подключен ко входу передатчика сигналов обрат-ной связи, а третий выход блока обна ружения ошибок подключен ко входу буферного накопителя через последовательно соединенные блок управления, второй элемент И и элемент ИЛИ причем второй выход блока управле,ния подключен к первому входу синхронного распределителя, а также ni накопителей, отличающееся тем, что, с целью увеличения .пропускной способности устройства, на передающей стороне выход И -разрядного накопителя подключен к другому входу элемента ИЛИ, а ко второму и третьему выходам п -разрядного накоп :Тёля подключены соответствующие вых ды блока управления, а на приемной стороне введены (п-1) элементов ИЛИ и п дополнительных элементов И, при этом выход первого дополнительного элемента И подключен к информационному входу первого из п накопителей, авыходы (п-1) дополнительных элементов И подключен || к первым входам соответствующих (п-1) элементов ИЛИ, вторые входы которых объединены с соответствующими входами синхронного распределителя и подключены к выходам соответствующих накопителей, другие выходы которых подключеш к соответствующим входам синхронюго распределителя, при этом управляющие входы п накопителей объединены и подключены к третьему выходу блока управления, другие выходы которого подключены к первым входам п дополнительных элементов И, вторые входы которых объединены, второй вход .первого дополнительного элемента И подсоединен к вЫходу первого элемента И, а второй вход п дополнительного элемента И подключен ко второму входу второго элемента И, ко второму и третьему входам элемента ИЛИ подключены выход синхронного распределителя и выход п-го накопителя соответственно. Источники информации, принятые во внимание при экспертизе 1. Авто|эское свидетельство СССР № , кл. НО L 1/10 1976 (прототип).