Показать метаданные Скрыть метаданные

(19)

(11)

943 718

(13)

(51)

МПК

G06F7/552(2000-01-01)

(21) (22)

Заявка

2987194, 1980-10-01

(22)

дата подачи заявки

1980-10-01

(45)

опубликовано

1982-07-15

(72)

авторы

Алейнов Дмитрий ЯковлевичВласенко Ирина ЯковлевнаМирошников Анатолий Николаевич

Устройство для извлечения квадратного корня из суммы квадратов двух чисел Советский патент 1982 года по МПК G06F7/552

Описание патента на изобретение SU943718A1

(54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВА/ АТНСГО КСРНЯ ИЗ СУММЫ КВАДРАТОВ ДВУХ ЧИСЕЛ.

Похожие патенты SU943718A1

название	год	авторы	номер документа
Устройство для извлечения квадратного корня из суммы квадратов двух чисел	1983	Захарко Юрий Михайлович Теслюк Анатолий Филиппович	SU1129610A1
Устройство для извлечения квадратного корня из суммы квадратов двух чисел	1983	Галабурда Илья Петрович Пичугин Александр Гаврилович Трудов Юрий Васильевич Кирюшкин Станислав Валентинович	SU1101818A1
Цифровой вольтметр	1985	Алисов Сергей Николаевич Сергацкий Георгий Иванович Блинов Валерий Иванович Шангин Александр Николаевич	SU1337791A1
УСТРОЙСТВО ОПРЕДЕЛЕНИЯ РОЛЕВОЙ ФУНКЦИИ УЧАСТНИКА ТВОРЧЕСКОГО КОЛЛЕКТИВА	2013	Елизарова Людмила Евгеньевна Михаил Иван Иванович Островерхова Юлия Ивановна Пикуш Валерия Олеговна Савченко Юлия Евгеньевна Худайназаров Юрий Кахрамонович Худайназарова Динара Равшановна Чернолес Владимир Петрович	RU2541431C1
ТЕСТЕР УРОВНЯ ИННОВАЦИОННОГО ИНТЕЛЛЕКТА ЛИЧНОСТИ	2013	Давыдова Наталья Васильевна Елизарова Людмила Евгеньевна Ланских Елена Александровна Худайназаров Юрий Кахрамонович Худайназарова Динара Равшановна Чернолес Владимир Петрович	RU2522992C1
ПРИБОР ДЛЯ РЕЙТИНГОВОЙ ОЦЕНКИ УРОВНЯ ГОТОВНОСТИ К ИННОВАЦИОННОЙ ДЕЯТЕЛЬНОСТИ	2014	Давыдова Наталья Васильевна Громова Александра Андреевна Назаров Бахром Курбонович Сарафанников Евгений Витальевич Худайназаров Юрий Кахрамонович Худайназарова Динара Равшановна Чернолес Владимир Петрович Юшков Степан Александрович	RU2548478C1
Устройство для извлечения квадратного корня	1984	Скляр Владимир Степанович	SU1238064A1
Устройство для вычисления квадратного корня	1979	Черкасский Николай Вячеславович Мельник Анатолий Алексеевич Крищишин Валерий Михайлович	SU922735A1
УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЧАСТОТЫ И РАЗНОСТИ ЧАСТОТ СИГНАЛОВ	1992	Челпанов Владимир Валентинович[Ua]	RU2025738C1
Устройство для извлечения квадратного корня из суммы квадратов двух чисел	1984	Мельник Анатолий Алексеевич Москаленко Виктор Александрович Ваврук Евгений Ярославович Захарко Юрий Михайлович Цмоць Иван Григорьевич	SU1238065A1

Иллюстрации к изобретению SU 943 718 A1

Реферат патента 1982 года Устройство для извлечения квадратного корня из суммы квадратов двух чисел

Формула изобретения SU 943 718 A1

- . 1 ,

Изобретение относится к вычислительной технике и может быть использовано в специалнз фоьанных шяфровых устройствах.

Известно устройство вычислетш ква/фатного корня из суммы квадратов, содержащее регистры первого и второго операнда, сумматор, регистр сдвига, грухшы элементов И-ИЛИ, распределитель импуттьсов i .

Это устройство обладает малым быстродействием я малой точностью вычисления.

Наиболее близким по технической сугцности к предложенному является устройство извлечения квадратного корня из суммы квадратов, содержащее элементы И-ИЛИ, регистрь сдвига, компаратор, сумматор.

feaia, возводимьге в квадрат, сравниваются между собой в компараторе.

Выходной сигнал KOMnapaTqpa используется для коммутации кодов чисел таким образом, чтобы на сумматор всегда ;

поступало число большее и половина меньшего. Путем пргаблнженного вычиоленяя находится оиаченне квадратного корня из суммы квадратов в соЬтветст вии с алгоритмом А при А или В 4- 0,5 А при В А 2 . Это устройство отпнчается простотой, выомсим быстродействием, но низкой точностью вычотслення (максимальная

Q относительная погрецность вычисления около 12%).

Цепь изр ретення - повышение точности вычисления.

Поставлешшя цель достигается тем,

15 ЯГО в устройство для взвпеч ош квадраткаго корня из суммы квадратов двух чисел, содержащее переый компаратор, первый и второй выходы которого поохлючены к управляющим входам первого

20 .и второго оков эл лентов И-ИЛИ соответственно, регистр сдвига, информационный вход подключен к выходу блока элементов И-ИЛИ и сумматор, введены блок памяти, второй компаратор, первый и второй умногкитепи, выходы которых подключены к соответствующим входам сумматора, первые входы первого и второго умножителей подЕспючены к первому в второ1 выходам блока памяти соответственно, вторые входы первого и второго умножителей соеДЕШены с выходами первого и второго бпокав элементов И-ИЛИ соответственно, и второй входы вггорого компаратора соедвн ол соответственно с выходам регистра сдвига и с выходом второго бпока зпем&поъ И-ИЛ выход второго компаратора соединен с входом бпсжа памяти пе|юый и второй входы первого ксшсоаратора подключены первому .и второму входам усггройства соответств шо, я к первалм и вторым внформашюнным входам первого и второ го блоков элементе И-ИЛИ сооггветст венно. На фаг. 1 представпеви блок-схема щюдлагаемого устройства; на4аЕГ. 2 график относвт шной погрешности вычислений корня квафатного вз суммы квадратов даух чисел по ирн(хгшженной форйлуле. Устройство содерэкяг блок элементов И-ИЛИ i, 2, первый компаратор 3, вто рой компаратор 4, регистр 5 сдвига (на один разряд вправо), блок 6 памяти, ум яожатепя 7 и 8, суъалеегар 9. Входами устройства являкУГся инфор шшонные входы элементов И-ИЛИ 1, 2 и входы компаратора 3. Управляющие входал блоков элементов И-ИЛИ 1 и 2 соединены соответственно с Щ)ямым и инверсными выходами компаратора 3. Выхода блока элементов Р1-ИЛИ 1. подключены к умножителю 7 и регистру 5 сдакга а выход блока элемен1чж И-ИЛИ 2 подключены к умно жителю 8 и f/tCfpiOMy ксжотаратору 4, щзугой вход которого соеданен с регис ром-5 сдвига, а выход втсфого ксжшара тора 4 тлоруяючея к блоку 6 памяти. Вы ходы блока памяти подключены к соответствующим входш умнсжителей 7 и 8 &1ХОДЫ умножитепей подключезш к входам сумматора &, с выходов которого считывается результат вычислезэтй. Работа устройства основана на испол зовании алгоритма прваближенного вычис ления квадратного корня жз суммы квад ратов и заключается в замене функции - j.-|A%B lA|-Jul%pHAl.T7;, «-1|| ь линейной аппроксимирующей функцией вида .|А1(р,+с)НА1р1||ЧА|с ИАЦЧВ|р, где р и О. - коэффшшенты управления аппроксимирующей прямой. Возможный диапазон представления чисел А и В разбит на два поддиапазона 0, и О,5 В, причем в каждом поддиапазоне использована своя аппроксимирующая функшш. Устройство работает следующим обраэам. На вход первого ксилпаратора 3 и фкжов элементе И-ИЛИ 1 и 2 подаются коды положительных входных чисел. П этом выходаой сигнал компаратора 3 разрешает прохождение кода большего числа А на выход блока элементов И-41ЛИ 1 и меньшего числа В на выход блока элементов И-41ЛИ 2, Код большего числа сдвигается на одян разряд регистром 5 сдвига и подается на одну группу входов компаратора 4, где прохсжодится сравнение этого кода с кодом меньшего числа, поступаюншм с выхода блока элементов И-ИЛИ 2 на другую грушгу входов второгчэ компа ратора 4, Выходной сигнал второго кампаратора 4, соответствующий признакам 0,5AiB или О,5 А В считывает из блока 6 памяти коды коэффициентов, щшнадяежащих одному из двух поддиапазсиов. Код числа А и код соответствуктоего коэффициента ), перемножаются в умножителе 7, а код числа В и соответствук шего коэффЕЩЗ ЕГга р - в ут тожятеле 8. Г хясзведшшя с выходбв умножителей 7 и 8 суммируются сумматором 9, на выходе к(уторого образуется код резутштата вычисления.. Рассчитанные значения коэф4|Щнентов с и р дня указанной аппроксимнрукоцей ФУНКЦИИ составляют соответственно 0,986 и 0,236 для первого поддиапазона и 0,815 и 0,591 для второго пойЩЕапазона.. Из графика, приведенного на фиг. 2, видно, что отноаггельная погрешность предлагаемсяч устройства составляет 1,4% на поддиапазоне и не более О,8О% на вторе поддиапазоне. Использование данного изобретения позволяет увеличить точность в 4 раза, по сравнению с д и в 8 раз по сравнению С-С23 . Формула изобретения Устройство для извлечения квадратного корня нз суммы квадратов двух

чисел, содержащее. nepJBbift компаратсф, первый я второй выходы которого подключены к управшпсшим входам первого и второго блоков элементов И-ИЛИ соответственно, регистр сдвига, внфо|Ж1ашгонный вход которого подюпочен к ш 1ходу перво1х блока элементов И-ИЛИ,; и сумматор, отличающееся -тем, что, с целью псявышеяия точности, в него введены блок памяти, кс отаратор, первый и второй умножители,, выходы подключены к соответствующим входам сумматора, первые Екоды и второго умножитепей подкпючень к первому и второму выходом басха памяти соответственно, вторые входы первого и умноокнтелей соединены с выходами первого и второго блоков элементов И-ИЛИ схх ветственно, первый н второй входы втореях компаратора соещнены соответственно с выходом регистра сдвига и с выходом втсфого блока элементов И-ИЛИ выход второго компаратора соединен с кзазаам блока памяти, первый и второй входы первсях) компаратора подключены к первому и второму входам устройства соответственно и к первым и втопым информационным входам первого и второго блоков элементов И-ИЛИ соответст венно.

Источники информафи, щ ИН5Ггые во внимсшие щя экспертизе

1.Авторское свхщетепьсгво СССР № 627477, Kn.G Об F 7/552, 1977.

2.Патент США № 3829671,

кп. 235-158, опубпик. 1974 (прототип).

f 0.2 ff.3 т 0.5

2ni duanasDH

hi.1

SU 943 718 A1

Авторы

Алейнов Дмитрий Яковлевич

Власенко Ирина Яковлевна

Мирошников Анатолий Николаевич

Даты

1982-07-15—Публикация

1980-10-01—Подача