Устройство для извлечения квадратного корня из суммы квадратов двух чисел Советский патент 1984 года по МПК G06F7/552 

11

8

1

Изобретение относится к вычисли,тельной технике и может быть использовано в специализированных цифровых устройствах.

Известно устройство, содержащее элементы И-ИЛИ, регистры сдвига, компаратор, сумматор, в котором путем приближенного вычисления находится значение квадратного корня из суммы квадратов двух чисел в соответствии с алгоритмом Х+0,5Упри У+0,5Хпри

Это устройство отличается простотой, высоким быстродействием, но низкой точностью вычисления (максимальная относительная погрешность вычисления около 12%).

Наиболее близким по технической сущности к предлагаемому является устройство для извлечения квадратного корня из суммы квадратов двух чисел, содержащее два блока элементов И-.ИЛИ, два компаратора, регистр сдвига, блок памяти, два умножителя и сумматор. Работа этого устройства основана на -использовании алгоритма приближенного вычисления квадратного корня из суммы квадратов и заключается в замене функции , линейной аппроксимирующей функцией вида Y )A|q +|В1р, где q и р - -коэффициенты управления аппроксимирующей прямой. Возможный диапазон представления чисел А и В разбит на два поддиапазона 0, и 0,5А В,причем в каждом поддиапазоне р и q равны 0,986 и 0,236, а также0,81 и 0,591 соответственно. При этом максимальная относительная погрешность вычисления составляет 1,А%, что не позволяет использовать данное устройство для класса задач теории измерений и обработки информации, где требуется более высокая точность вычислений корня квадратного из суммы квадратов двух чисел 2J. .

Недостатком известного устройства является ограниченная точность вычисления функции вида .

Цель изобретения - повьщ1ение точности вычисления.

Поставленная цель достигается тем, что в устройство для извлечения квадратного корня из суммы квадратов двух чисел, содержащее компаратор, первый и второй выходы которого соединены с управляюп ими

296102

входами первого и второго блоков элементов И-ИЛИ соответственно, блок памяти, выходы старших и младших разрядов которого подключены 5 соответственно к первым входам

первого и второго умножителей, выходы которых соединены с первым и вторым входами сумматора соответственно, выход которого подключен к выходу устройства, первого и второго аргументов устройства соединены соответственно с первыми и вторьпум информационными входами первого и второго блоков элементов И-ИЛИ и компаратора, выходы первого и второго блоков элементов И-ИЛИ подключены соответственно .к вторым входам первого и второго умножителей, введен блок деления, выход которого соединен с входом блока памяти, выходы первого и второго блоков элементов И-ИЛИ подключены к первому и второму входам блока деления соответственно.

На чертеже представлена блоксхема предлагаемого устройства.

Устройство содержит первый и второй блоки элементов И-ИЛИ 1 и 2, компаратор 3, блок 4 деления, блок 5 памяти, первьм и второй умножители 6 и 7j сумматор 8, вход 9 первого аргумента устройства, вход 10 второго аргумента устройства и выход 11 устройства.

Работа устройства основана на замене функции Z 4 линейной аппроксимирующей функцией вида

( + к.

Z К,

А

В,

|У XI

А X, В У, если

где

А У, Б X, если 1x1 I К и Kj - коэффициенты управления аппроксимирующей прямой. Возможньм диапазон представления чисел А и В разбивается на S поддиапазонов, где S - основание системы счисления, а п выбирается из соотношения

Jj-

2 СКГСС05

t 1+0

где f - максимальная относительная погрешность вычислений корня квадратного из суммы квадратов двух чисел.

При этом- в каждом из поддиапазонов используется своя аппроксимирующая функция.

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ. ДВУХ ЧИСЕЛ, содержащее компаратор, первьй и второй выходы которого соединены с управляющими входами первог го и второго блоков элементов И-Ш1И соответственно, блок памяти, выходы старших и младших разрядов которого подключены соответственно к первьм входам первого и второго умножителей. выходы которых соединены с первьм и BTopbiM входами сумматора соответственно, выход которого подключен к выходу устройства, входы первого и второго аргументов устройства соединены соответственно с первыми и вторыми информационными входами первого и второго блоков элементов И-ИЛИ и компаратора, выходы первого и второго блоков элементов И-ИЛИ подключены соответственно к вторьт входам первого и второго умножителей, отличающееся тем, что, с целью повышения точности, в него введен блок деления, выход которого соединен с входом блока памяти, выходы первого и второго (П блоков элементов И-ИЛИ подключены к первому и второму входам блока дес ления соответственно.