Программируемый делитель частоты Советский патент 1982 года по МПК H03K23/02 

(5) ПРОГРАММИРУЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

Изобретение относится к импульсн технике. Известен делитель частоты с программным управлением, содержащий ге нератор эталонных импульсов, двухта ный двоичный счетчик, включающий ин формационный и буферный регистры, блок вентилей ввода, блок синхронизации и фазовращатель l Данный делитель не обеспечивает достаточной точности. Наиболее близким по технической сущности к изобретению является делитель частоты, содержащий счетчик, один вход которого соединен с входной шиной, а выходы поразрядно подкл чены к входам блока сравнения, други входы которого соединены с входами блока контроля и выходами блока памяти, входы которого соединены с соответствующими выходами блока перезаписи, элемент И, входы которого соединены с выходами блока сравнения и блока памяти, один из входов которого соединен с выходом элемента И 23Известный делитель не обладает достаточной оперативностью изменения коэффициента деления. Целью изобретения является повышение оперативности изменения коэффициента деления. Поставленная цель достигается тем, что в программируемый делитель частоты, содержащий счетчик, информационный вход которого соединен с входной шиной, а выходы поразрядно соединены с первой группой входов блока сравне ния, вторая группа входов которого соединена с группой входов блока контроля и группой N выходов блока памяти, входы которого соединены с выходами блока перезаписи, причем выход блока сравнения соединен с выходной шиной входом управления счетчи ка и первым входом элемента И, второй вход которого соединен с N-ным ВЫХОДОМ блока памяти и первым дополнительным входом блока контроля, вход которого соедине.н с (Н-1)-ым выходом блока памяти, введены реверсивный счетчик, элемент ИЛИ и генератор одиночных импульсов, выход которого соединен с первым входом элемента ИЛИ, второй вход которого .подключен.к выходу блока сравнения, а выход соединен с первым входом реверсивного счет

чика, второй вход которого соединен с выходом элемента И, третий вход подключен к (N-1)-ому выходу блока памяти, четвертый вход соединен с вы ходом блока контроля и второй выходной шиной, .а выходы реверсивного счетчика соединены с дополнительной группой входов блока памяти.

На чертеже приведена структурная электрическая схема описываемого делителя.

Предлагаемый делитель частоты содержит счетчик 1, блок 2 сравнения, блок 3 памяти, формирователь k сигналов переписи, генератор 5 одиночных импульсов, реверсивный счетчик 6, элемент И 7, элемент ИЛИ 8, блок 9 контроля. Входной сигнал подан на входную шину 10. Выходные сигналы снимаются с выходных шин 11 и 12.

Принцип работы делителя заключается в следующем.

В режиме записи микрокоманд в работе находится блок 4, блок 3 генератор 5, счетчик 6, элемент 8.

После сброса в исходное состояние в блок 3 на каждом шаге программ, определяемом кодом на выходах реверсивного счетчика по п выходам ввода от блока А записывается п-разрядный код ,соответствующий требуемому коэффициенту деления на данном шаге, по п+1-му входу - логический уровень управления реверсом, по п+2-му входу - логический уровень управления предустановкойСчётчика 6.

Переход от i-ro на i+1-й шаг осу ществляется путем прохождения i+1-го импульса на счетный вход счетчика 6 от генератора 5 через элемент 7, при этом в блоке 3 памяти запоминается код, находившийся на входах ввода мик|эокоманд непосредственно перед переходом на i+1-й шаг.

По окончании формирования программы делитель переводится в режим испоЛ55

нения программы, и в работе находится счетчик 1, блок 2, реверсивный счетчик, элемент 7, элемент 8, блок

сбрасывающий счетчик 1. Если на нулевом шаге в .блоке 3 по п+1-му входу ввода микрокоманд записи уровень управления реверсом, соответствующий

прямому счету, а по п+2-му уровень, соответствующий нулевой предустановке, то в режиме исполнения программы счетчик 6, просчитав импульс управления с выхода блока 2 через элемент 8,

вызовет на выходах блока 3 код N, обеспечивающий переход блока 2 в состояние несовпадения кодов, разрешая тем самым счет импульсов счетчику 1 . Программа автоматически переходит на

первый шаг .

При записи микрокоманд на всех шагах импульс управления по окончании последнего шага перебросит счетчик 6 из полностью заполненного состояния в нулевое, обеспечив переход програмМЫ на нулевой шаг и зацикливание программы с числом шагов, равным 2.

Если код N,; постоянен на всех шагах программы, то делитель будет выполнять функции делителя частоты с коэффициентом пересчета.

,const, где N; 1,2,. .. ,. При значении N;/ const делитель будет осуществлять деление частоты импульсов с коэффициентом пересчета, изменяющимся по заранее заданной программе.

При необходимости частичнь1х измене.ний или полной замены программы деНитель снова переводится в режим записи и в блок 3 перезаписывается новая программа. При этом микрокоманды предыдущей программы стираются на выбранном шаге.

Программное управление режимами счета предустановки и сброса счетчика 6 позволяет-еще больше расширить функциональные возможности программируемого делителя частоты.

Если на шаге i в блоке 3 по п+1-му

вень управления реверсом, соответствующий обратному счету, то в режиме исполнения программы очередной имконтроля. При сбросе в исходное состояние и отсутствии предустановки счетчика 6 оно находится на нулевом шаге, , на п выходах блока 3 устанавливается код NQ, и по шине 10 на вход счетчика 1 начинают поступать импульсы входной частоты. При достижении кодом на выходах счетчика 1 значения, равного Np, на выходе блока 2 формируется логический уровень. входу ввода микрокоманд записан уропульс управления переведет программу с i-ro на очередной импульс управления на i-1-й шаг, делая возможным вариации в программном изменении коэффициента пересчета К и расширяя функции программы.. Запись по п+2-му входу ввода микрокоманд на шаге уровня предустановк счетчика 6 дает возможность в режиме исполнения программы переводить программу на шаг i+l+g, где g - величина предустановки в единицах младшего разряда счетчика 6, и использовать программу лишь на определенных шагах При этом с выхода элемента 7 импульс поступает на шину предустановки толь ко в случае появления импульса управ ления в конце i-ro шага. Если в блоке 3 на шаге ge{i , gfO no п. входам ввода микрокоманд записи код Nrt-, равный коду на выходах счетч ка 1 в сброшенном состоянии, то логи ческий уровень сброса счетчика 1, появившийся на.выходе блока k в результате совпадения кодов на выходах блока 3 и счетчика 1 в конце g-1-ro шага, остается таким независимо от дальнейшего поступления импульсов по шине 10 на вход счетчика 1, обеспечив однократное повторение программы с количеством шагов, равным д. Блок контроля сработает при переходе программы на шаг cc{i, , в том случае, если только на этом шаге по п входам ввода микрокоманд блока 3 записан код -1, а по л+1-му и п+2-му уровни, равные соответственно уровням реверса и предустановки счетчика 6. Сигнал с выхода блока контроля сбросит в исходное состояние счетчик 6, обеспечив цикличность работы устройства с количеством шагов, равным С, при отсутствии предустановки счетчика 6 на шагах программы . Коэффициент пересчета делителяпо шине 12 с к,,,:.н;, максимальное значение К«тпх ()(). Технико-экономический эффект заклю чается в том, что в описанном делителе частоты более оперативно осуществляется изменение программы и следовательно коэффициента деления. Формула изобретения Программируемый делитель частоты, содержащий счетчик, информационный вход которого соединен с входной шиной, а выходы поразрядно соединены с первой группой входов блока сравнения, вторая группа входов которого соедине-. на с группой входов блока контроля и группой N выходов блока памяти, входы, которого соединены с выходами блока перезаписи, причем выход блока сравнения соединен с выходной шиной входом управления счетчика и первым входом элемента И, второй вход которого соединен с N-ым выходом блока памяти и первым дополнительным входом блока контроля, второй дополнительный вход которого соединен с (М-1)-ым выходом блока памяти, отличающийся тем, что, с целью повышения оперативности изменения коэффициента деления, в него введены реверсивный счетчик, элемент ИЛИ и генератор одиночных импульсов, выход которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу блока сравнения, а выход соединен с первым входом реверсивного счетчика, второй вход которого соединен с выходом элемента И, третий вход подключен к (N-l)-oMy выходу блока памяти, четвертый вход соединен с выходом блока контроля и второй выходной шиной, а выходы ре версивного счетчика соединены с дополнительной группой входов блока памяти. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР Jf «58953, кл. Н 03 К , 11.11.73. 2.Лейнов М. Л. Цифровые делители частоты на логических э.лементах. М., Энергия, 1975, с. 103 1

12 -

fi

г