Однофазный сдвиговый регистр Советский патент 1982 года по МПК G11C19/38 

Изобретение относится к автоматике и ВЕЛчислительной технике.

В. различной радиоэлектронной аппаратуре широко используются сдвиговые регистры, например, при построении операционных и управляющих автоматов вычислительных машин как последовательного, так и параллельного действия.

Известен реверсивный сдвиговый регистр, выполненный на RS -тригге pax 1.

Недостатком такого регистра является необходимость применения логических элементов в цепях передачи информации с триггера на триггер.

Наиболее близким к предлагаемому по технической сущности является однофазный сдвиговый регистр, содержащий в каждом разряде первый и вторЬй триггеры, выход второго триггера соединен с входом установки первого триггера/ вход установки второго триггера каждого разряда, кроме первого, соединен с выходом первого триггера предыдущего разряда, входы сброса вторых триггеров соединены с тактирующим входом регистра, вход установки второго триггера первого разряда ячзляется информационным

входом регистра, выход первого триггера последнего разряда является информационным выходом регистра 2.

Недостатками известного сдвигового регистра являются невозможность реверсивного сдвига чисел и обусловленная этим его узкая область применения.

Целью изобретения является рас10ширение области применения регистра за счет осуществления реверсив ного сдвига.

Поставленная цель достигается тем, что ,в регистр введены элемент ИЛИ-НЕ

15 и в каждый разряд регистра третий триггер, причем вход установки первого триггера соединен с выходом третьего триггера, другой выход первого триггера каждого разряда,

20 кроме первого, соединен с входом установки третьего триггера предыдущего разряда, вход установки третьего триггера последнего разряда является дополнительным информацион25ным входом регистра, другой выход первого триггера первого разряда является дополнительным информацион- ным выходом регистра, входы сброса третьих триггеров соединены с до30полнительным тактирующим входом регистра и первым входом элемента ИЛИ НЕ, второ.. вход элемента ИЛИ-НБ соединен с тактирующим входом регистра, входы сброса первых триггеров соединены с выходом элемента ИЛИ-НЕ .Каждый триггер выполнен на п-р-п транзисторе Шоттки и трехколлекторном р-п-р-транзисторе, база р-п-ртранзистора соединена с коллектором п-р-п-транзистора Шоттки, эмиттер п-р-п-транзистора Иоттки соединен с шиной нулевого поченциала, база п-р-п-транзистора Шоттки соединена с третьим коллектором р-п-р-транзистора и является входом установки триггера, первый и второй коллекторы р-п-р-транзистора являются выходами триггера, эмиттер р-п-ртранзистора является третьим входом сброса триггера. На фиг.1 представлена функциональная схема реверсивного однофаз ного сдвигового регистра; на фиг.2 электрическая схема триггера и его обозначение, использованное на фиг.1. Сдвиговый регистр содержит в каж дом разряде три триггера - первый триггер 1, второй триггер 2, третий триггер 3. Сдвиговый регистр со держит также информационный вход 4, информационный выход 5, ч-ерез котор осуществляются соответственно ввод и вывод кода числа, начиная с младших разрядов, тактирующий вход б, посредством которого осуществляется последовательная передача информаци в регистре от старших разрядов к младшим, дополнительные информационный вход 7 и инфоралационный выход 8, через которые осуществляется соответственно ввод и вывод кода числа, начиная со старших разрядов, до полнительный тактирукмций вход 9, посредством которого осуществляется последовательная передача информации в регистре от младших разрядо к старшим, и двухвходовый элемент ИЛИ-НЕ 10. Каждый триггер 1,2 и 3 выполнен на п-р-п-транзисторе Шоттки 11 и трехколлекторном р-п-р-транзисторе 12. База р-п-р-транзистора 12 соединена с коллектором п-р-птранзистора Шоттки 11, эмиттер тран зистора Шоттки 11 соединен с шиной нулевого потенциала (заземлен). База п-р-п-транзистора Шоттки 11 соединена с третьим коллектором р-п-р-транзистора 12 и является входом установки 13 триггера. Первы и второй коллекторы р-п-р-транзистора 12 являются выходами 14 и 15 триггера. Эмиттер р-п-р-транзистора 12 является входом сброса 16 триггера, при этом между входом 16 и эмиттером р-п-р-траНзистора 12 может включаться ограничительный резистор 17. Принцип действия регистра следующий . В исходном состоянии .на все входы регистра поданы логические 0. При последовательной записи кода числа, начиная с младших разрядов, входной сигнал подается на информационный вход 4 регистра одновременно с сигналом TPJ, 1 на тактирующем (Входе 6 прямого сдвига. Когда сигнал TPJ. 1 на тактирующем входе 6 прямого сдвига окончится и на нем будет присутствовать логический 0,произойдет перезапись информации из триггера 2 каждого разряда в триггер 1 этого же разряда.Для того,чтобы записать код числа во все разряды N-разрядного регистра, на вход 6 необходимо подать п тактов, и только после этого на информационном выходе 5 регистра появится сигнал, соответствующий информации, которая была подана на вход 4 регистра в первый такт. При обратной последовательности записи кода числа, начиная со старших разрядов, входной сигнал подается на дополнительныйинформационный вход 7 регистра одновременно с сигналом Tpj,l на дополнительном тактирукнцем входе 9 обратного сдвига, при этом сигнал Тр на тактирующем входе 6 прямого сдвиса регистра и входной сигнал на информационном входе 4 регистра равны логическому 0. Так же, как и в предыдущем случае, для того, чтобы записать код числа во все разряды п-разрядного регистра, на вход 9 необходимо подать п тактов, и только после этого на дополнительном информационном -выходе 8 регистра появится сигнал, соответствующий информации, которая была подана на дополнительный информацибнный.вход 7 регистра в первый такт.. В предложенном регистре после . ввода информации через информационный вход 4 возможен вывод записанной информации через дополнительный ин-. форМационный выход 8. Аналогично этому можно вводить информацию через вход 7, а выводить через выход 5. Принцип действия триггеров 1,2 и 3 поясняется фиг.2. При подаче на вход сброса 16 триггера логической 1 (соответствующей положительному потенциалу 0,7-3 Б) поступление логической 1 (соответствующей втекающему в базу п-р-п-транзистора току величиной 1-10 мкА) на вход установки 13 приводит к регенеративному процессу увеличения тока в триггере. При этом.триггер включается и появляется ток, вытекающий из первого;

И второго коллекторов р-п-р-транзиотора 12, соединенных с выходами 14 и 15 триггера. Этот вытекающий ток соответствует логической 1. Отсутствие тока в триггере, вытекающего, из первого и второго коллекторов рг-п-ртранзистора, соответствует логическому О и не позволяет осуществ.ить регенеративное увеличение тока вследующем, связанном с ним, триггере.

Резистор 17 (показанный на фиг.2 пунктиром), имеющий обычно сопротивление около 1-3 кОм, используется для обеспечения устойчивой работы /регистра в широком температурном диапазоне (от -60 до +125 С) . Если же определяйщим требованием является высокая степень интеграции и большая информационная емкость, а температурный диапазон составляет от -10 до +70°С, то указанный резистор может отсутствовать или может иметь малое сопротивление (50-100 Ом).

Триггер (фиг.2) характеризуется двумя параметрами - временем включения Твцл и временем выключения TgbiK/ Время определяетсякак время между появлением логической 1 на выходах 14 и 15 и вызвавшей это такой комбинацией сигналов на входах 13 и 16, когда либо при наличии логической 1 на входе 13 появляется логическая 1 на входе 16, либо при наличии логической 1 на входе 16 появляется логическая 1 на входе 13; при этом считается, что первоначально триггер находится в выключенном состоянии. Очевидно что для успешной работы регистра минимальная длительность сигнала на входе 13 должна быть не меньше . Время ТВЫКА определяется как время между исчезновением логической 1 на входе 16 и исчезновением логической 1 на выходах 14 и 15; при этом считается, что. первоначальной триггер был включен. Время переключения элемента ИЛИ-НЕ в функциональной схме, приведенной на фиг.1, определяется обычным способом как время вклчения из состояния логической 1 в состояние логического О и как время выключения t из состояния логического О в состояние логической 1.

Учитывая возможную расфазировку сигналов на выходе элемента 10 и входе 6 (или входе 9), для надежного функционирования регистра необходимо выполнение следующих условий. Для записи логической 1 из триггера 2 (или триггера 3) в триггер 1 необходимо, чтобы

.Т,

-01 вкл

вЫКЛ

Условия записи логической 1 из триггера 1 в -триггер 2 аналогично. При поступлении логической 1 на вход 6

или на вход 9) в течение времени C-io на входе 6 (или на входе 9) и на выходе элемента 10 ИЛИ-НЕ одновременно будет присутствовать логи-г ческая 1, что может привести после включения триггера 2 (или триггера 3) хотя бы в одном из разрядов регистра к включению триггера 1 того же разряда, а этого не должно быть при правильной работе регистра, т.е. необходимо выполнение условия

Приведенные условия выполняются на практике при различных способах

реализации сдвиговых регистров.

например, при использовании для создания предложенного регистра технологии, применяемой для изготовления ТТЛ-схем с диодами Шоттки,

CgKA в пределах 5-10 нс,1Гду лежит в пределах d5-20 не. Для элемента ИЛИ-НЕ, выполненного по этой же технологии, параметры т и o-i лежат в пределах 0,7-3 не.

Вследствие статического переноса информации в предложенном реверсивном однофазном сдвиговом регистре мини- мальная частота сигналов на входе 6 (или на входе 9) равна нулю. Максимально допустимая частота fmqx определяется временем выключения триггеров I, 2 или 3 регистра после исчезновения логической 1 на входе Ьб. Следовательно, для предложенного

регистра максимальная частота сигнала, поступающего на вход б (или на вход 9), составляет 5-25 МГц.

Предложенный сдвиговый регистр позволяет осуществить реверсивный сдвиг, ввод и вывод кода числа, начиная со старших разрядов, упростить управление регистром (при сдвиге информации используется лишь один тактирующий вход), расширить его функциональные возможности. Достоинством

предложенного регистра является статический перенос 1| нформации (в отличие от динамических регистров на МДП-транзисторах), когда на тактирующие входы 6 И 9 могут поступать как

периодические, так и непериодические сигналы.

Для изготовления предложенного регистра используется стандартная и хорошо освоенная в серийном производстве технология ТТЛ-схем с диодами Шоттки. Предложенный регистр позволяет увеличить информационную емкость кристалла более чем на порядок по сравнению с другими известными регистрами со статическим переносом информации и получить до 4-64 килобит на кристалле.

Формула изобретения 1. Однофазный сдвиговый регистр,

содержащий в каждом разряде первый и

второй триггеры, выход второго триггера соединен с входом установки первого триггера, вход установки второго триггера каждого разряда, кроме первого, соединен с выходом первого триггера предьщущего разряда, входы сброса второго триггера соединеныС тактирующим входом регистра, вход установки второго триггера первого разряда является инфогмационным входом регистра, выход первого триггера последнего разряда является информационным выходом регистра, отличающийся тем что, с целью расширении области применения регистра за счет осуществления реверсивного сдвига, в него введены элемент ИЛИ-НЕ и в каждый разряд регистра третий триггер, причем вход установки первого триггера соединен с выходом третьего триггера, другой выход первого триг гера каждого разряда, кроме первого, соединен с входом установки третьего триггера предыдущего разряда, вход установки третьего триггера последнего разряда является дополнительным .информационны входом регистра, другой выход первого триггера первого разряда является дополнительным информационным выходом регистра, входы сброса третьих триггеров соединены с дополнительным тактирующим входом регистра и .

первым входом элемента ИЛИ-НЕ, второй вход элемента ИЛИ-НЕ соединен с тактирующим входом регистра, входы сброса первых триггеров соединены с выходом элемента ИЛИт-НЕ.

2. Регистр по п.1, о т л и ч а ющ и и с я тем, что каждый триггер выполнен на п-р-п-транзистореШоттки и трехколлекторном р-п-р-транзисторе база р-п-р-транзистора соединена с коллектором п-р-п-транзистора Шоттки эмиттер п-р-п-транзистора Шоттки соединен с шиной нулевого потенциала, база п-р-п-транзистора Шоттки соединена с третьим коллектором р-п-ртранзистора и является входом установки триггера, первый и второй коллекторы р-п-р-транзистора являются выходами триггера, эмиттер р-п-ртранзистора является входом сброса триггера.

Источники информации, принятые во внимание при экспертизе

1.Букреев И.Н., Мансу зов В.М. и Горячев В.И. Микроэлектронные схемы цифровых устройств, М., Советсткое радио , 1973, с. 122,

рис, 4.17..

2.Авторское свидетельство СССР № 410464, кл. G 11 С 19/00, 1972 (прототип).

13 о

nf

-15