Модель нейронной сети Советский патент 1982 года по МПК G06G7/60 

Изобретение относится к моделированию нервной системы и может быть использовано в исследованиях нервной системы как запоминающего устройства и как устройства, перерабатывающего информацию..

Устройства, моделирующие нейронные сети, обладающие ассоциативной памятью, известны. Любое ассоциативное запоминающее устройство можно считать одним из таких устройств, моделирующим нейронную сеть как. минимум с функциональной, феноменологической стороны. Особый интерес ДЛ9 неврологии представляют такие устройства, которые построены из технических аналогов нервных клеток моделей нейронов.

Известна нейронная сеть С ЗОднако эта многослойная сетьдревовидная. Так, если число информационных входов в сети равно п, то число моделей нейронов первого слоя должно быть равно или больше п, второго слоя - равно или больше п , третьего - п и т.д. Т.е. имеется степенная зависимость количества нейронов от количества слоев сети.

Наиболее близкой к изобретению является модель нейронной сети, содержащая модели нейронов, каждая из которых состоит из триггера, нулевой вход которого подключен к входу сброса модели нейрона, единичный вход триггера соединен с выходом первого элемента И, входы которого подключены к входам элемента ИЛИ и соединены с информационным входом и выходом записи - считывания модели нейрона

10 соответственно, выход элемента ИЛИ подключен к первому входу второго элемента И, второй вход которого соединен с единичным выходом триггера, выход второго элемента И подключен

15 к входу генератора импульса, выход которого является выходом модели нейрона, модели многовходовых нейронов, каждая из которых состоит из сумматора, прямые входы которого соедине20ны с выходами модели многовходового нейрона, тормозящий вход которого подключен к инверсному входу сумматора, выход которого соединен с входом порогового элемента, выход кото25рого подключен к генератору импульса, выход которого является выходом модели многовходового нейрона, управляющий вход порогового элемента соединен с входом регулирования порога срабатывания модели миоговходового нейрона, и .модэли тормозящих нейронов, каждая из которых состои-i из генератора импульса, выход которого через инвертор подключен к выходу, модели тормозящего нейрона C2l. Недостатком известного решения является то, что в устройствах с большим числом моделей нейронов в строке число элементов связи, т.е. BanoMHjiarotuiijc входов оказывается столь велико, что изготовление устройства становится затруднительным. Цель изобретения - упрощение модели . Указанная цель достигается тем, что в модели нейронной сети, содер-. жащей модели нейронов, каждая из которых состоит из триггера, нулевой вход которого подключен к входу сбро са модели нейрона, единичный вход триггера соединен с выходом первого элемента И, входы которого подключены к входам, элемента ИЛИ и соедине ны с информационным входом и входом записи - считывания модели нейрона соответственно, ВЕЛХОД элемента ИЛИ подключен к первому входу второго элемента И, второй вход которого соединен с единичным выходом триггера, выход второго элемента И подключен к входу генератора импульса, выход которого является выходом модели нейрона, модели многовходовых нейронов , каждая из которых состоит из сумматора, прямые входы которого соединены с входами модели многовходового нейрона, тормозящий вход которой подключен к инверсному вхо;ру сум матора, выход которого соединен с входом порогового элемента, выход ко торого подключен к генератору импуль са, выход которого является выходом модели многовходового нейрона, управ ляющий вход порогового элемента соединен с входом регулирования порога срабатывания модели многовходового Нейрона, и модели тормозящих нейтронов каждая из которых состоит из генератора импульса, выход которого через инвертор подключен к выходу модели тормозящего нейрона, модели нейронов образуют матрицу п х т, причем входы сброса моделей нейронов каждой i-1 (i 1, 2, . . . n) строки подключены к i-ому разряду п разрядной шины сброса, каждый i-й разряд п разрядно шины записи - считывания соединен с входами записи - считывания моделей нейронов i-й. строки и через 1-ю модель тормозящего нейрона с тормозящим вхр дом i-й модели многовходового нейрона, выход которого подключен к (1+1) ому разряду шины запис - считывания j-й (J 1, 2, ..., т) разряд входно информационной юины соединен с инфор мационными входами моделей нейронов j-oro столбца, в1-коды которых подклю чены к j -ому разряду выходной информационнойшины, вмходы моделей нейронов i-й строки соединены с соответствующими входами -й модели многовходового нейтрона,вход регулирования порога срабатывания нейрона соединен с i -ым разрядом п-разрядной шины регулирования порога срабатывания. . На фиг. 1-приведена структура модели нейронной сети; на фиг, 2 - структура модели нейрона; на фиг. 3 структура модели тормозящего нейрона; На фиг. 4 - структуры многовходового нейрона. Модель нейронной сети (фиг. 1) содержит входную разрядную информационную шину 1, п разрядную шину 2 записи- считывания, п разрядную шину 3 сброса, модели нейронов 4, модели тормозящих нейронов 5, модели многовходовых нейронов 6, п разрядную шину 7 регулирования порога срабатывания и m разрядную выходную информационную шину 8. Модель нейрона 4 (фиг. 2) содержит первый элемент И 9, триггер 10, элемент ИЛИ 11, второй элемент И 12 и генератор 13 импульса. Модель тормозящего нейрона 5 (фиг. 3) содержит генератор 14 импульса и инвертор 15.. Модель многовходового нейрона б (фиг. 4) содержит сумматор 16, пороговый элемент 17 и генератор 18 импульса. Модель работает следующим образом. Запись.информации. На входы соединенные с информационными входами моделей нейронов 4, поступает какоенибудь Число в прямом.и в обратном коде одновременно (например комбинация ОНО, соответствующая числу 01) . На шину записи - считывания свободной ячейки (первой строки, например, первой ячейки) поступает сигнал записи от коммутатора (не показан). В первой ячейке в состояние 1 переводятся Элементы памяти второй и третьей модели нейрона 4. 1в дальнейшем модель нейрона, триггер которой перешел в состояние 1, вырабатывает сигнал как в том случае, когда сигнал поступает на ее информационный вход, так и в том случае, когда сигнал поступает на вход, соединенный с шиной 2 записи - считывания. .. Пусть в первой ячейке записано двоичное число 01, т.е. записано 0110, а во второй двоичное число 10 в прямом и в обратном коде, т.е. 1001. Если теперь на информационные входы устройства поступает двоичное число 01 в прямом и в обратном коде, т.е. ОНО, то пусть оно записывается в очередную свободную ячейку. Одновременно возбуждается вторая и третья модели нейронов 4 в первой ячейке. Во второй ячейке не возбужд ется ни одна из моделей нейронов 4. Если порог возбуждения Ссрабатывания) модели нейрона б установлен; таким, что она возбуждается при отсутствии сигнала на ее тормозящем входе и при наличии сигналов на 50% ее входов, соединенных с выходами моделей нейронов, эта модель возбуж дается в первой ячейке и посылает сигнал в шину запись - считывание второй ячейки. В результате возбужд ются первая и четвертая модели нейрона 1 во второй ячейке. На выходах сети вслед за комбинацией ОНО с не которой задержкой появляется комбин ция, сигналов 1001. Модель нейрона второй ячейки при этом не возбуждается, так как на ее тормозящем вхо де будет сигнал с выхода модели тор мозящего нейрона 5 второй ячейки. Таким же образом при участии модели тормозящего нейрона предотвращается возбуждение модели нейрона той ячей ки, в которую записывается информация. Таким образом, благодаря .введен11ым связям между моделями нейронов резко упрощается модель нейронной . сети,-., обладающей ассоциативной памятью. Формула изобретения Модель нейронной сети, содержащая модели нейронов, каждая из которых состоит из триггера, нулевой вход которого подключен к входу сброса мо дели нейрона, единичный вход триггера соединен с выходом первого элемен та И, входы которого подключены к входам элемента ИЛИ и соединены с информационным входом и входом запи си - считывания модели нейрона соответственно, йыход элемента ИЛИ подключен к первому входу второго элемента И, второй вход которого соединен с единичным выходом триггера, выход второго элемента И подключен к входу генератора импульса, выход которого является выходом модели ней рона, модели многовходовых нейронов каждая из которых состоит из сумматора, входы которого соединены с входами модели многовходового нейрона, тормозящий вход которой подключен к инверсному входу сумматора, выход которого соединен с входом порогового элемента, выход которого подключен к генератору импульса, выход которого является выходом модели многовходового нейрона, управляющий вход порогового элемента соединен с входом регулирования порога срабатывания модели многовходового нейрона, и модели тормозящих нейронов, каждая из которых состоит из генератора импульса, выход которого через инвертор подключен к выходу модели тормозящего нейрона, отличающая с я. тем, что, с целью упрощения модели, модели нейронов образуют матрицу п X т, причем входы сброса моделей нейронов каждой i-й (i 1, 2, ...,. п) строки подключены к 1-ому разряду п разрядной ыины сброса, каждый i-й разряд п разрядной шины записи - считывания соединен с входами записи - считывания моделей нейронов i-й строки и через i-ю модель тормозящего нейрона с тормозящим входом i-й модели многовходового нейрона, выход которого подключен (i+l)-OMy разряду шины записи - считывания, j-й (J 1, 2, ..., т) разряд входной информационной шины соединен с информационными входами моделей Нейронов j-ro столбца, выходыкоторых подключены к j-ому разряду выходной информационной мины, выходы моделей нейронов i-й строки соединены с соответствующими входами i-й модели многовходового нейрона, вход регулирования порога срабатывания нейрона соединен с i-ым разрядом п разрядной шины регулирования порога срабатывания. Источники информации) принятые во внимание при экспертизе . 1.Грановская Р. М., Ганзен В. А. Одна из возможных моделей сети, отличакнцаяся ассоциативной памятью. В кН. : Оперативные и постоянные запоминающие устройства, М.-Л., Энергия, 1964, с. 179-186. 2.Кохонен Т. Ассоциативная память, М., Мир, 1980, с. 213 (прототип).

;/

t

3

3

0Ut.Z