Устройство для приема и передачи избыточных сигналов Советский патент 1982 года по МПК G08C19/28 

Изобретение относится к телеметрии и может найти применение в различных системахпередачи информации, в которых используются избыточные коды.

Известны устройства для приема избыточных сигналов, содержащие решаюи1ий блок, приемный блок, формирователь сигналов 1 .

Устройства обладают низкой помехоустойчивостью.

Наиболее близким по технической сущности является устройство для приема и передачи избыточных сигналов,, содержащее блок вычитания, усилитель приемник, вход котррого соединен с входом устройства, выход приемника соединен с входом первого порогового селектора и с входом бло.ка буферной памяти, выход которого подключен к первому входу блока управления выдачей информации, второй вход и выход которого соединены соответственно с .первым выходом и первым входом блока регистров памяти, выход которого соединен с выходом устройства; второй йход блока регистров памяти подключен к выходу декодера, первый вход которого соединен с выходом первого порогового селектора, второй вход подключен к выходу второго порогового селектора, вход которого соединен с выходом сумматора, первый вход которого подключен к выходу двоичного регистра fZj.

Устройство имеет невысокую надежность и конструктивно сложно.

Целью изобретения является повышение надежности функционирования устройства.

Поставленная цель достигается теМ| что в устройство для приема и передачи избыточных сигналов, содержащее блок вычитания, усилитель, приемник, вход которого соединен с входом устройства, выход приемника соединен с входом первого порогового селектора и с входом блока буферной памяти, Iвыход которого подключен к первому 397 входу блока управления выдачей информации второй вход и выход которого соединены соответственно с первым выходом и Первым входом блока регистров памяти, выход, которого соединен с выходом устройства, второй вход блок-а регистров, памяти подключен к выходу декодера, первый вход которого срединен с выходом первого порогового селектора, второй вход подключен к выходу второго порогового селектора, вход которого соединен с выходом сумматора, первый вход которого подключен к выходу двоичного регистра, введены двоичные счетчики, решающий блок,, анализатор, ключевае элементы, элементы ИЛИ, третий пороговый селектор, первый вход первого элемента ИЛИ соединен с выходом приемника, второй его вход подключен к выходу блока буферной памяти и к входу третьего порогового селектора, выход пе вого элемента ИЛИ соединен с первым входом блока вычитания, второй вход которого соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу третьего порогово го селектора и к первому входу первого ключевого элемента, второй вход второго элемента ИЛИ соединен с выходом первого селектора и с входом третьего-элемента ИЛИ, выход к1эторого подключен к входу двоичного регистра, втб(Ьой вход третьего элемента ИЛИ соединен с выходом первого ключе вого элемента, второй вход которого подключен к выходу анализатора, к первому входу второго ключевого элемента и к первому входу решающего блока, второй вход которого соединен с выходом первого сметчика и с вторы входом анализатора, выход решающего блока, подключен через второй сметчик к первому входу усилителя, второй вход которого соединен с выходом бло ка вычитания, выход усилителя подклю чен к входу второго сметчика, к второму входу анализатора и к второму входу второго-ключевого элемента, вы гХод которого соединен с вторым входом сумматора. На чертеже изображена блок-схема устройства. 5 стройство содержит приемник 1, пороговый селектор 2, декодер 3, бло 4 вычитания, двоичный регистр 5, сме чик 6, решающий блок/7, сумматор 8, пороговый селектор У, блок 10 регист ров памяти, блок 11 управления выдачей информации, блок 12 буферной памяти, усилитель 13, анализатор 1, ключевой элемент 15, счетчик 16, элементы ИЛИ 17-19, пороговый селектор 20, ключевой элемент 21. Для определенности будем считать, что устройством обрабатывается последовательный составной сигнал с избыт.е. на вход приемника 1 точностью, поступают последовательно элементарные сигналы S:(t) (j 1, n), входящие в состав сложного (с ставного) сигнала S(t) (S(t), S(t , S,t).. Sy,(t)), где n - длина комбинации избыточного кода, на основе которой формируются составные каналы х « избыточностью (в момент времени t J tr/t - длительность элементар ного сигнала Sj (t)), на выходе приемника 1 (это аналоговый демодулятор) появляется аналоговая величина (сигнал) X;, определяемая способом обработки элементарных сигналов в блоке 1, видом используемых в качестве элементарных сигналов и отношением сигнал-шум на входе приемника 1. С выхода блока аналоговый сигнал одновременно обрабатывается в блоках: -запоминается в ячейке памяти блока 12 буферной памяти; -преобразуется с помощью порогового селектора 2 в двоичный сигнал у- (его величина определяется отношением сигнал-шум на входе блока 1 позволяет совместить аналоговое пространство выходных сигналов блока и дискретное пространство выходных сигналов блока 2), который через, элемент ИЛИ 19 записывается в ячейку памяти двоичного регистра 5 сдвига, а через элемент ИЛИ 18 подается на второй вход блока вычитания; - поступает через элемент ИЛИ 17 .на первый вход блока t вычитания В блоке т вычитания из величины сигнала Хг (по первому входу блока t) вычитак т величину сигнала у- (по второму входу блока ). В результатена выходе блока вычитания образуется разностный сигнал w, поступающий 13 на усилитель 13 с изменяемым коэффициентом усиления. Величина коэффициента усиления этого усилителя изменяется дискретно с шагом д к , определявмым в соответствии с требованй ч ями к помехоустойчивости приема. В исходном состоянии, когда счетчик кодограмм fy находится в единичном состоянии, коэффициент усиления сохраняет панное значение на протяжении интервала времени, пока на вход блока 13 поступают разностные сигналы с индексом j Irri. Усиленный в блоке 13 разностный сигнал oL- w ; одновременно подается на вход счетчи ка 16 импульсов, переводя его в состояние J (импульс переполнения появляется на выходе счетчика,при j п), на второй вход блока 5 (клю чевой элемент), который открывается постоянным положительным сигналом с выхода анализатора 1, и на первый вход анализатора (блока) 14. Анализатор позволяет оцгнить величину входного сигнала oL wv, сравнивая его с некоторой пороговой величиной Vy, (величина порогового напряжения определяется отношением сигнал - шум на входе блока 1). При (оС w.-) V, на выходе анализатора сигнал отсутст вует. Если в результате сравнения окажется, что ( ot.- w Л Уц то на выходе анализатора формируется посто янное напряжение положительной или отрицательной полярности. Знак этого выходного постоянного напряжения (определяется наличием или отсутствием управляющего сигнала на втором его входе. Если на втором входе анализатора присутствует сигнал (импульс переполнения с выхода счетчика 16 им пульсов) , что полярность его выходно го сигнала отрицательная, то в проти ном случае положительная. Входные элементарные сигналы поступают на вход приёмника 1 последовательно,;обрабатываясь по вышеописа ному алгоритму. С выхода порогового селекторг 2 двоичные сигналы поступают также на вход декодера 3, где после накопления всех п двоичных сиг налов (символов происходит отождест вление входной двоичной кодовой комбинации первой грубой оценки, ее и определяют эти символы (у с ближайшей выходной двоичной разрешенной ко довой комбинацией , которая записывается в блок 10 регистров памяти) Если и после анализа последнего усиленного разностного сигнала с1-w,, анализатор не обнаруживает факта пре вышения им порогового напряжения, то импульс переполнения с выхода счетчи ка 16 импульсов через решающий блок 7 поступает на вход счетчика 6 корограмм, переводя его в состояние 2. После этого форм.ирование разностных сигналов происходит уже в результате считывания аналоговых сигналов из блока 12 буферной памяти (с регенерацией), причем скорость )считывания больше скорости ввода информации- в устройство (через элемент ИЛИ 17 на первый вход блока t вычитания, а через блок 20 и элемент ИЛИ 18 на второй вход блока k). Полный цикл считывания информации из блока 12 может осущес вляться несколько раз (количество циклов определяется параметрами кода, отношением сигнал-шум на входе приемника 1, интенсивностью помех, исказивших составной сигнал с избыточностью), соответственно, меняется состояние счетчкка 6, емкость которого определяется количеством цик лов считывания информации из блока 12 Если же анализатор обнаруживает, что усиленный разностный сигнал ( cL- w) Vy,, то на выходе анализатора формируется постоянный сигнал отрицательной полярности, который, поступая на второй вход решающего блока 7 и запоминаясь в нем, запрещает прохождение сигналов с первого входа этого блока на его выход. Если же номер усиленного разностного сигнала , для которого выполняется условие (ijtw) / Vy, не является кратным п, т. е. цикл считывания еще не закончился, то осуществляется считывание информации из блока 12 до тех пор, пока не будет закон 1ен текущий цикл считывания. В конце этого цикла когда на выходе счетчика 1б импульсов появляется импульс переполнения, анализатор по управляющему сигналу на втором входе формирует на своем выходе постоянный сигнал -положительной полярности, длительность-которого равна длительности цикла считывания из блока буферной памяти, открывающий ключевые элементы 15 и 21. После этого осуществляется еще один цикл считывания информации из блока 12 буферной памяти, в ходе которого выходные сигналы ot- w,j Ялока 13, усиленные в такое же количество раз, как и сигналы в предыдущем цикле счи- ыванця, через открытый ключевой элемент 15 поступают на второй вход сумматора 8 синхронно с выходными двоичными сигналами yj двоичного регистра 5. Эта синхронность об спечи7976 668

вается тем, что выходные сигналы бло- памяти. Этот факт также служит повыка 12, превращаясь на выходе порогово го селектора 20 в двоичные сигналы, через открытый ключевой элемент и элемент ИЛИ 19 поступают на вход последовательного регистра 5 сдвига, таким образом выталкивая двоичные сигналы, записанные в регистре, на гго выход.

На выходе сум атора 8 формируются ® вычитания, усилитель, приемник, вход символы новой точной оценки составного сигнала, которые с помощью порогового селектора 9 преобразуются в двоичные сигналы у„.- второй грубой оценки составного сигнала с избыточностью. Она поступает на второй вход декодера 3, в котором отождествляется с выходной двоичной разрешенной кодовой комбинацией у , записывающейся 8 блок 10 регистров памяти. После этого приводятся в исходное состояние анализатор 1 (на его выходе отсутствует сигнал), сметчик 16 импульсов (в нулевое) и счетчик 6 кодограмм (в единичное состояние). Далее в блок 11 управления выдачей информации из блока 12 буферной памяти считывается точная копия составного сигнала с избыточностью (последний цикл считывания) , а из блока регистров памяти - разрешенная комбинация уД У регенерацией). В Йлоке степень близости уР и, у с точной оценкой составного сиг W-г TrvUWnU rkll Ml/nU Л ПГТЯОИОГГЧ / ЫГ нала с избыточностью. После этого по управляющему сигналу из блока 11 происходит считывание на выход устройства той из разрешенных кодовых комбинаций, степень близости которой с точ ной оценкой В1з1ше. Предлагаемое устройство обладает белее высокими технико-экономическими показателями по сравнению с известным. Как следует из принципа работы предлагаемого устройства, время формирования.второй грубой оценки в нем равно Tyj пТ, а в известном устройстве («1). Надежность-функционирования устройства обратно пропорциональна скорости обраб отки, следовательно, предлагаемое устройство функционирует надежнее известного-. Дополнительный положительный эффек закл1рчается в том, что исходная otfeHка составногосигнала с избыточностью (первая грубая оценка) хранится в дво ичном регистре 5 сдвига при считывании информации из буферного блока 12 шению надежности функционирования

устройства.

Формула изобретения

Устройство для приема и передачи избыточных сигналов, содержащее блок . которого соединен с входом устройства, выход приемника соединен, с входом первого порогового селектора и с входом блока буферной памяти, выход которого подключен к первому входу блока управления выдачей информации, второй вход и выход ко орого соединены соответственно с первым выходом и первым входом блока регистров памяти, выход которого соединен с выходом устройства, второй вход блока регистров памяти подключен к выходу декодера, первый вход которого соединен с выходом первого порогового селектора, второй вход подключен к выходу второго порогового селектора , вход которого соединен с выходом сумматора, первый вход которого под ключен к выходу двоичного регистра. о тличающееся тем, что, с целью повышения надежности, в устройство введены двоичные счетчики, решающий блок, анализатор ключевые элементы, элементы ИЛИ, третий пором л. i-. , nAk Aij-ft I М ПМ i-r-krt-i-i-iii говый селектор, первый вход первого элемента ИЛИ соединен с выходом приемника , второй его вход подключен к 1ВЫХОНУ буферного блока памяти и к входу третьего порогового селектоpa, выход первого элемента, ИЛИ соединен с первым входом вычитания второй вход которого соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу третьего порогового селектора и к перво му входу первого ключевого элемента, второй вход второго элемента ИЛИ соединен с выходом первого порогового селектора и с первым входом третьего элемента ИЛИ, выход которого подключен к входу двоичного регистра, второй вход третьего элемента ИЛИ соединен с вьлходом первого ключевого элемента, второй вход которого подключен к выходу анализатора, к первс му входу второго ключевого элемента и к первому Bxofty решающего.блока, второй вход которого соединен с выхо дом первого счетчика, и с вторым вхо

дом анализатора, выход решающего блока подключен через второй счетчик к первому входу усилителя, второй вход которого соединен с выходом блока вычитания, выход усилителя подключен к входу второго счетчика, к второму входу анализатора и к второму входу второго ключевого элемента, выход которого соединен с вторым входом сумматора.

Источники информации-, принятые во внимание при экспертизе

1.Бородин Л.Ф. Введение в теорию помехоустойчивого кодирования. М.,

Советское радио, 1970, с. 217.

2.Авторское свидетельство CCUP по заявке № 27771952-24, 12.12.79

(прототип).