Устройство автоматического контроля электронных систем Советский патент 1982 года по МПК G01R31/28 

Описание патента на изобретение SU980027A1

1

Изобретение относится к автоматическому контролю и может быть использовано при контроле электронных систем различного назначения.

Известно устройство для контроля и диагностики, содержащее ЭВМ, источники стимулирующих воздействий, измерители реакций объекта контроля, коммзп-атор, соединенные через контроллер линиями связи С ЭВМ 1 .

Недостатком данного устройства является значительное время реакции вследствие большого объема логической обработки в ЭВМ и отсутствие средств повы- щения достоверности контроля.

Наиболее близким к предлагаемому является устройство, содержащее ЭВМ, контроллер, преобразователь в код реакций объекта контроля, источники стимулирующих воздействий и коммутатор, соединенные с ЭВМ 2 .

Недостатками известного устройства являются большое время контроля из-за больщого объема логической обработки

информации в ЭВМ, низкая достоверность контроля из-за отсутствия диагностики неисправности при разовых сбоях и низкий дискрет поиска неисправностей.

Цель изобретения - повышение достоверности и быстродействия контроля.

Поставленная цель достигается тем, что в устройство, содержащее ЭВМ, соединенную через контроллер с управляю,Q шим входом коммутатора, входы коммутатора соединены с источником стимулирующих СИГН6ШОВ, а выходы - с входами объекта контроля, введены три шифратора, шесть регистров памяти, пять элементов

)5 эквивалентности, дешифратор, четырнадцать элементов ИЛИ, причем входы первого шифратора соединены с выходами коммутатора, а выход - с магистральными шинами контроллера, входы второго и тре20 тьего шифраторов соединены между собой и с выходами объекта контроля, а выходы соединены соответственно с входами пятого и шестого регистров памяти, входы первого, второго, третьего и четвертого регистров памяти соединены с магистраль ными и соответствующими адресными шинами контроллера, выходы первого и второго регистров памяти соединны с соответствующими входами первого элемента эквивалентности, выходы третьего и пятого регистров памяти соединены с соответствующими входами второго элемента эквивалентности, выходы четверуго- го и пятого регистров памяти соединены , с соответствующими входами третьего элемента эквивалентности, выходы третье го и шестого регистров памяти соединены с соответствующими входами четвертого элемента эквивалентности, выходы чет- вертого и щестого регистров памяти соединены с соответствующими входами пятого элемента эквивалентности, выходы первого, второго, третьего, четвертого и пятого элементов эквивалентности соеди- нены соответственно с пятью входами дешифратора, начиная с мл ад ще го разряда, выходы дешифратора с тридцать первого по двадцать восьмой, с двадцать седьмог по двадцать четвертый, с двадцать третьего по двадцатый, с девятнадцатого по шестнадцатый соединены с четырьмя входами первого, второго, третьего и четвертого элементов ИЛИ соответственно, выходы дешифратора с первого по четвер ть1й, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходы первого, второго и третьего элементов ИЛИ соеди нены с входами пятого элемента ИЛИ, а его выход соединен с входом прерывания ЭВМ, выходы дешифратора нулевой, пяты шестой, девятый, десятый, пятнадцатый соединены с входами шестого элемента ИЛИ, выходы дешифратора с первого по пятнадцатый и выходы второго, третьего и четвертого элементов ИЛИ соединены с входами седьмого элемента ИЛИ, выходы дешифратора с первого по третий, седьмой, одиннадцатый соединены с входами восьмого элемента ИЛИ, выходы дешифра тора четвертый, восьмой, с двенадцатого по четырнадцатый соединены с входами девятого элемента ИЛИ, выходы дешифра тора, первый, четвертый, пятый и выход третьего элемента ИЛИ соединены с входами десятого элемента ИЛИ, выходы де шифратора нулевой, шестой, девятый, пят надцатый соединены с входами одиннадцатого элемента ИЛИ, выходы дешифрато ра вторе, восьмой, десятый и выход второго элемента ИЛИ соединены с входами двенадцатого элемента ИЛИ, выходы дешифратора нулевой, пятый, шестой, девятый, пятнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы деифратора с пятого по седьмой, с девятого по одиннадцатый, с тринадцатого по пятнадцатый соединены с входами четырнадцатого элемента ИЛИ, выходы логических элементов ИЛИ первого, четвертого, с пятого по четырнадцатый и. нулевой выход дещифратора подключены к выходным шинам устройства. На чертеже представлена схема устройства. Устройство содержит коммутатор 1, управляемый от ЭВМ 2, шифраторы 3-5, контроллер 6, магистральные шины 7, регистр 8 памяти кода воздействия, регистр 9 памяти контрольного кода воздействия, регистр 1О памяти эталонной реакции объекта контроля на код воздействия, выдаваемый ЭВМ ; регистр 11 памяти эталонной реакции объекта контроля на контрольный код воздействия, выданного на о&ъект контроля (ОК), регистр 12 памяти реакции объекта контроля; регистр 13 памяти реакдии объекта контроля; логические элементы 14-18 эквивалентности; дешифратор 19 с выходными шинами 20 -51, логические элементы ИЛИ 5255 с выходами 56 - 59 и логические элементы ИЛИ 60-69. Входами устройства являются входы шифраторов 4 и 5. Выходами устройства являются выходы коммутатора 1 и выходы логических элементов ИЛИ 52 - 55, во -69 и выход 2О дешифратора 19, соединенные с выходными шинами устройства. Устройство работает следующим образом.I ЭВМ 2 содержит в своей памяти последовательность выдачи воздействий на объект контроля и его логическую модель, которая обеспечивает возмсвкность формирования эталонной реакции объекта контроля при въщаче на него воздействия. ЭВМ 2 через контроллер 6 вьщает код стимулирующего воздействия на коммутатор 1 и в регистр 8. Стимулирующее воздействие с выхода коммутатора 1 поступает на объект контроля и на вход шифратора 3, с выхода которого контрольнъ1Й код стимулирующего воздействия, вьщан- ного на объект контроля, поступает на вход . .регистра 9 и через контроллер 6 на ЭВМ 2. С выходов регистров 8 и 9 кодовые сообщения поступают на входы элемента 14 эквивалентности.

59S0027.6

При совпадении кодов на входах эле-ти соединены со входами дешифратора ГЭ,

мента 14 эквивалентности на его выходе причем элемент 18 эквивалетности сопоявляется сигнал логической единицы, что свидетельствует о соответствии выданного на объект контроля воздействия заданному от ЭВМ 2.

После выдачи воздействия на объект контроля ЭВМ 2 формирует кодовое сообщение, соответствующее эталонному состоянию объекта контроля при условии О вьщачи на него запланированного воздей- ствия, и выдает его через контроллер 6 на регистр 10. Если коды на входах элемента 14 эквивалентности не совпадают, то ЭВМ 2 формирует дополнительно кодо- 5 вое сообщение, соответствующее эталонно.му состоянию объекта контроля при условии выдачи на него воздействия, соответствуй щего контрольному коду, зарегистрированному шифратором 3, и вьщает его через контроллер 6 на регистр 11. При совпадении кодов на входах элемента 14 эквивалентности кодовое сообщение в регистре il не вьщается. Реакция объекта контроля на выданное воздействие воспринимается двумя шифра торами 4 и 5. С их выходов кодовые рообшения поступают на входы регистров 12 и 13. С выхода регистра Ю код поступает на входы элементов 15 и 17 эквивалентности. С выхода регистра 11 код поступает на входы элементов 16 и 18 эквивалентности. На вторые входьг элементов 15 и 16 эквивалентности поступает код от регистров 12, а на вторые входы элементов 17 и 18 эквивалентности - от регистра 13. Совпадение кодов на входах элементов 15 и 17 экв валентности сввдетельствует о том, что реакция объекта контроля,принятая ши- фраторами 4 и 5, соответствует эталонному состоянию объекта контроля при вы даче запланированного воздействия. Совп дение кодов на входах элементов 16 и . 18 эквивалентности свидетельствует о соответствии реакции объекта контроля стимулирующему воздейс-геию, зарёгист. рированному шифратором 3. Комбинация состояний въхходов логи- , . „ ческих элементов 14-18 эквивалентное ти позволяет сделать заключение о состоянии Норма, Не норма , Неопределенность каждого элемента системы и объекта контроля. Поскольку каждый элемент 14 - 18 эквивалентности имеет на выходе два л( гических состояния, то всего имеется 2 решений. Выходы элементов эквивалентно

единен с входом младщего разряда, элемент 17 - с входом второго разряда и т. д., элемент 14 - с входом старщего разряда. Выходы 20 ... 51 дешифратора 19 являются соответственно выходами О... 31 и соединены с входами элементов ИЛИ 52 - 55, 60 - 69 по принципу 20 аналогичности заключений о состоянии соответствующих элементов устройства автоматического контроля и обгэкта контроля следующим образом: элемент ИЛИ 52 - ОК в состоянии Не норма; элемент ИЛИ 55 - устройство контроля в состоянии Норма; элемент ИЛИ 60 - ОК в состоянии Норма; элемент ИЛИ 61 коммутатор 1, шифратор 3 в состояНИИ Неопределенность; элемент 62 ИЛИустройство контроля в состоянии Не норма ; элемент 63 ИЛИ - коммутатор 1 в состоянииНе норма; элемент 64 ИЛИ- шифратор 3 в состоянии Не норма; элемент 65 ИЛИ - шифратор 4 в состоя- нии Не норма ; элемент 66 ИЛИ - шифратор 4 в состоянии Неопределенность; элемент 67 ИЛИ - шифратор 5 в состоянии Не норма ; элемент 68 ИЛИ - шифратор 5 в состоянии Неопределенность; элемент 69 ИЛИ - элементы 14 - 18 эквивалентности в состоянии .НЕ выход 20 дешифратора 19 - элементы . 14-18 эквивалентности в состоянии Неопределенность. Заключение Неопределенность обозначает, что имеющимися средствами место неисправности определить невозможно, а существует список элементов устройства контроля с возможной неисправностью. Сйнако такое заключение может быть лшпь в случаях возникновения неисправности в двух-трех местах одновременно, поэтому вероятность заключения не превышает . ... . Отсутствие какого-либо заключения может быть только в случае неисправности всех логических элементов устройства контроля. С выхода элемента ИЛИ 60 сигнал подается на вход прерывания ЭВМ 2. При ,,„,, oi появлении на выходе элемента ИЛИ 6О сигнала ОК норма ЭВМ 2 получает через систему прерывания уведомления об успешном завв{яиении контроля состо1шия объекта контроля по данному стимулирующему воздействию к формирует вьщачу следующих воздействий. Введение дополнительного эталонного состояния объекта контроля ОК в регистр 798 11 и анализ состояния всех., элементов эквивалентности позволяет значительно повысить достоверность принимаемого решения об исправном (неисправном) состоя нии объекта контроля или устройства контроля. Аппаратная реализация предлагаемого изобретения позволяет существенно повысить быстродействие устройства автоматического контрюля за счет уменьшения объема логической обработки в ЭВМ. Это позволяет уменьшить требуемые от ЭВМ ресурсы, что дает возможность использовать в такой системе малые и микроЭВМ, Введение сигнала ОК норма на вход прерывания ЭВМ обеспечивает контроль в темпе работы объекта контроля. Формула изобретения Устройство автоматического контроля электронных систем, содержащее ЭВМ, соединенную через контроллер с управляющим входом коммутатора, входы коммутатора соединены с источником стимулирующих сигналов, а выходы - с входами объекта контроля, отличающеес тем, что, с целью повьщления достовернос ти и быстродействия контроля, в него введены три шифратора, шесть рюгистрюв памяти, пять элементов эквивалентности, дешифратор, четырнадцать элементов ИЛИ причем входы первого шифрзатор соединены с выходами коммутаторза, а выход - с магистральными шинами контрюллера, вхо ды второго и третьего шифраторов соеди:нены между собой и с выходами объекта контроля, а выходы соединены соответственно с входами пятого и шестого регист ров памяти, входы первого, вторюго, третьего и четвертого регистрюв памяти соединены с магистральными и соответствующими адресными шинами контроллер, выходы первого и вторюго регистрюв памяти соединены с соответствующими входами первого элемента эквивалентности, выходы, третьего и пятого регистрюв па- мяти соединены с соответствующими входами второго элемента эквивалентности, выходы четверзтого и пятого регистрюв памяти соединены с соответствующими входами третьего элемента эквивалентнос ти, выходы третьего и шестого регистров памяти соединены с соответствующ гми входами четвер)того элемента эквивалент- ности, выходы четвертого и шестого рзе- гистрюв памяти соединены с соответствую щими входами пятого элемента эквивален 7 ности, выходы первого, второго, третьего, четвертого и пятого элементов эквивалентности соединены соответственно с пятью входами дещифратора, начиная с младшего ризркща, выходы дешифратор с тридцать первого по двадцать восьмой, с двадцать седьмого по двадцать четвертый, а двадцать трютьего по двадцатый, с девятнадцатого по шестнадцатый соединены с четырьмя входами первого, вторюго, трэе- тьего и четверггого элементов ИЛИ соответственно, выходы дешифратора с первого по четвертый, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходы первого, второго и третьего элементов ИЛИ соединены входами пятого элемента ИЛИ, а его выход соединен с входом прерывания ЭВМ, выходы дешифратора нулевой, пятый, шестой, девятый, десятый, пятнадцатый соединены с входами шестого элемента ИЛИ, выходы дешифратора с первого по пятнадцатый и выходы второго, третьего и четвертого элементов ИЛИ соединены с входами седьмого элемента ИЛИ, выходы- дещифратора с первого по трэетий, седьмой, одиннадцатый соединены .с входами восьмого элемента ИЛИ, выходы дешифратора четвертый, восьмой, с двенадцатого по четырнадцатый соединены с входами девятого элемента ИЛИ, выходы дешифратора первый, четвертый, пятый и выход третьего : элемента ИЛИ соединены с входами десятого элемента ИЛИ, выходы дешифратора нулевой, шестой, девятый, пятнадцатый соединены с входами одиннадцатого элемента ИЛИ, выходы дешифратора второй, восьмой, де-i сятый и выход второго элемента ИЛИ соединены с входами двенадцатого элемента ИЛИ, выходы дешифратора нулевой, пятый, шестой, девятый, пятнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы дешифратора с пятого по седьмой, с девятого по одиннадцатый, с тринадцатого по пятнадцатый соединены с входами четырнадцатого элемента ИЛИ, выхоцы логических элементов ИЛИ первого, четвертого, с пятого по четырнадцатый и нулевой выход дешифратора подключены к выходным шинам устройства. Источники информации, принятые во внимание при экспертизе 1.Комплекс технических средств М-6ООО АСВТ-М.ТУ 25.01.698.72. 2.Клисторин И. Ф., Подзин А. Е. Принцип пострхэения систем контроля и диагностирювания цифрювой электронной аппаритуры, - Приборы и системы управления, 1978, № 2.

III

Похожие патенты SU980027A1

название год авторы номер документа
Устройство автоматизированного контроля электронных систем 1982
  • Рыжов Виль Иванович
  • Мялик Аркадий Николаевич
  • Савинова Галина Алексеевна
  • Кальнин Анатолий Иванович
SU1061075A2
Устройство автоматического контроля электронных систем 1982
  • Мялик Аркадий Николаевич
  • Рыжов Виль Иванович
  • Мирзоев Рудольф Асадович
SU1129570A1
Многоканальная система для контроля и диагностики цифровых блоков 1984
  • Гроза Петр Кирилович
  • Касиян Иван Леонович
  • Кошулян Иван Михайлович
  • Карабаджак Александр Александрович
  • Гобжила Алик Степанович
  • Иваненко Владислав Николаевич
  • Баранов Валерий Степанович
  • Кац Ефим Файвельевич
SU1269137A1
Устройство для отображения информации на экране электронно-лучевой трубки 1982
  • Башков Евгений Александрович
  • Авксентьева Ольга Александровна
  • Горбачук Николай Васильевич
SU1053139A1
УСТРОЙСТВО ДЕКОДИРОВАНИЯ СОВМЕСТНО ХРАНИМЫХ ГРАНИЦ ПРИ ИНТЕРВАЛЬНЫХ ВЫЧИСЛЕНИЯХ 2012
  • Уваров Сергей Иванович
RU2497179C1
Конвейерное устройство для деления итерационного типа 1985
  • Варакин Юрий Сергеевич
SU1262483A1
Система для сопряжения терминалов с вычислительной машиной 1987
  • Быков Валерий Константинович
  • Самойлова Ольга Николаевна
  • Толмач Алла Владимировна
  • Братенникова Светлана Николаевна
SU1529232A1
Информационное устройство стеллажного склада 1983
  • Муравьева Зоя Валентиновна
  • Ерош Игорь Львович
SU1129139A1
МОДУЛЬ ДЛЯ ОРГАНИЗАЦИИ ОБМЕНА СООБЩЕНИЯМИ 2007
  • Зотов Игорь Валерьевич
  • Абдель-Джалил Джихад Надир
  • Ватутин Эдуард Игоревич
  • Волобуев Сергей Викторович
  • Крикунов Олег Васильевич
  • Наджаджра Мухаммед Хасан
RU2359320C2
Устройство для контроля оперативной памяти 1981
  • Култыгин Анатолий Константинович
  • Вариес Нина Иосифовна
SU980166A1

Иллюстрации к изобретению SU 980 027 A1

Реферат патента 1982 года Устройство автоматического контроля электронных систем

Формула изобретения SU 980 027 A1

SU 980 027 A1

Авторы

Рыжов Виль Иванович

Мялик Аркадий Николаевич

Савинова Галина Алексеевна

Кальнин Анатолий Иванович

Даты

1982-12-07Публикация

1981-01-12Подача